预览加载中,请您耐心等待几秒...
1/10
2/10
3/10
4/10
5/10
6/10
7/10
8/10
9/10
10/10

亲,该文档总共12页,到这已经超出免费预览范围,如果喜欢就直接下载吧~

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN107300815A(43)申请公布日2017.10.27(21)申请号201710691445.2(22)申请日2017.08.14(71)申请人深圳市华星光电技术有限公司地址518132广东省深圳市光明新区塘明大道9-2号(72)发明人陈帅(74)专利代理机构北京聿宏知识产权代理有限公司11372代理人吴大建张杰(51)Int.Cl.G02F1/1362(2006.01)G02F1/1368(2006.01)G02F1/133(2006.01)G09G3/36(2006.01)H01L27/12(2006.01)权利要求书2页说明书6页附图3页(54)发明名称阵列基板、液晶显示面板及其点反转驱动方法(57)摘要本发明公开了一种阵列基板、液晶显示面板及其点反转驱动方法,阵列基板上设置有矩阵排列的多个子像素,每个子像素被分别划分为主区与子区,在显示画面时,主区的像素电压高于所述子区的像素电压;所述子像素被配置为,当子像素被正极性电压驱动时,第一加载路径的加载速率等于第二加载路径的加载速率,且大于第三加载路径的加载速率;当子像素被负极性电压驱动时,第一加载路径的加载速率等于第二加载路径的加载速率,且小于第三加载路径的加载速率。基于该阵列基板构成的液晶显示面板进行点反转驱动,可以解决多畴结构子像素的主区和子区的像素电极电位的对称性不一致的问题,从而消除或改善由其引发的画面闪烁和画面残留。CN107300815ACN107300815A权利要求书1/2页1.一种阵列基板,在所述阵列基板上设置有矩阵排列的多个子像素,每个子像素被分别划分为主区与子区,在显示画面时,所述主区的像素电压高于所述子区的像素电压,所述主区设置有为其配置像素电压的第一加载路径,所述子区设置有为其配置像素电压的第二加载路径与第三加载路径;所述子像素被配置为,当所述子像素被正极性电压驱动时,所述第一加载路径的加载速率等于所述第二加载路径的加载速率,且大于所述第三加载路径的加载速率;当所述子像素被负极性电压驱动时,所述第一加载路径的加载速率等于所述第二加载路径的加载速率,且小于所述第三加载路径的加载速率。2.根据权利要求1所述的阵列基板,其特征在于,对应于每行子像素分别设置有第一扫描线与第二扫描线;对应于每列子像素分别设置有一条数据线;在所述主区内设置有第一薄膜晶体管,在所述子区内设置有第二薄膜晶体管与第三薄膜晶体管;所述第一扫描线连接其所属行子像素中奇数列子像素的第一薄膜晶体管与第二薄膜晶体管的栅极,并连接其所属行子像素中偶数列子像素的第三薄膜晶体管的栅极;所述第二扫描线连接其所属行子像素中偶数列子像素的第一薄膜晶体管与第二薄膜晶体管的的栅极,并连接其所属行子像素中奇数列子像素的第三薄膜晶体管的栅极;同一列子像素的第一薄膜晶体管与第二薄膜晶体管的源极共同连接同一条数据线;每个子像素的第一薄膜晶体管的漏极连接该子像素的主区的像素电极,每个子像素的第二薄膜晶体管的漏极连接该子像素的子区的像素电极;每个子像素的第三薄膜晶体管的源极连接该子像素的子区的像素电极,其漏极连接下拉电容的一个极板,所述下拉电容的另一个极板与所述阵列基板上的公共电极相连接。3.根据权利要求2所述的阵列基板,其特征在于,所述子像素为八畴结构。4.一种液晶显示面板,包括阵列基板,在所述阵列基板上设置有矩阵排列的多个子像素,每个子像素被分别划分为主区与子区,在显示画面时,所述主区的像素电压高于所述子区的像素电压,所述主区设置有为其配置像素电压的第一加载路径,所述子区设置有为其配置像素电压的第二加载路径与第三加载路径;所述子像素被配置为,当所述子像素被正极性电压驱动时,所述第一加载路径的加载速率等于所述第二加载路径的加载速率,且大于所述第三加载路径的加载速率;当所述子像素被负极性电压驱动时,所述第一加载路径的加载速率等于所述第二加载路径的加载速率,且小于所述第三加载路径的加载速率。5.根据权利要求4所述的液晶显示面板,其特征在于,对应于每行子像素分别设置有第一扫描线与第二扫描线;对应于每列子像素分别设置有一条数据线;在所述主区内设置有第一薄膜晶体管,在所述子区内设置有第二薄膜晶体管与第三薄膜晶体管;所述第一扫描线连接其所属行子像素中奇数列子像素的第一薄膜晶体管与第二薄膜晶体管的栅极,并连接其所属行子像素中偶数列子像素的第三薄膜晶体管的栅极;所述第二扫描线连接其所属行子像素中偶数列子像素的第一薄膜晶体管与第二薄膜晶体管的的栅极,并连接其所属行子像素中奇数列子像素的第三薄膜晶体管的栅极;同一列子像素的第一薄膜晶体管与第二薄膜晶体管的源极共同连接同一条数据线;2CN107300815A权利要求书2/2页每个子像素的第一薄膜晶体管的漏极连