高速缓存存储器访问.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN108885583A(43)申请公布日2018.11.23(21)申请号201780020369.0(74)专利代理机构北京市中咨律师事务所1(22)申请日2017.04.051247代理人于静杨晓光(30)优先权数据15/095,6752016.04.11US(51)Int.Cl.G06F12/00(2006.01)(85)PCT国际申请进入国家阶段日2018.09.27(86)PCT国际申请的申请数据PCT/IB2017/0519442017.04.05(87)PCT国际申请的公布数据WO2017/178925EN2017.10.19(71)申请人国际商业机器公司地址美国纽约(72)发明人D·威廉姆斯G·格思里J·R·杰克逊W·斯塔克J·施蒂切利权利要求书3页说明书23页附图19页(54)发明名称高速缓存存储器访问(57)摘要多处理器数据处理系统包括支持多个处理器内核的多个垂直高速缓存层级结构、系统存储器和系统互连。响应于来自第一处理器内核的加载-和-保留请求，支持第一处理器内核的第一高速缓存存储器在系统互连上发布对加载-和-保留请求的目标高速缓存行的存储器访问请求。响应于存储器访问请求并且在接收对于存储器访问请求的系统范围的一致性响应之前，第一高速缓存存储器通过高速缓存-到-高速缓存干预从第二垂直高速缓存层级结构中的第二高速缓存存储器接收目标高速缓存行以及对存储器访问请求的系统范围的一致性响应的早期指示。响应于早期指示并在接收系统范围的一致性响应之前，第一高速缓存存储器启动处理以更新第一高速缓存存储器中的目标高速缓存行。CN108885583ACN108885583A权利要求书1/3页1.一种在多处理器数据处理系统中的数据处理方法，所述多处理器数据处理系统包括支持多个处理器内核的多个垂直高速缓存层级结构、系统存储器和耦合到所述系统存储器和所述多个垂直高速缓存层级结构的系统互连，所述方法包括：响应于从第一处理器内核接收到加载-和-保留请求，支持所述第一处理器内核的第一垂直高速缓存层级结构中的第一高速缓存存储器在所述系统互连上发布对所述加载-和-保留请求的目标高速缓存行的存储器访问请求；响应于所述存储器访问请求，并且在接收对所述存储器访问请求的系统范围的一致性响应之前，所述第一高速缓存存储器通过高速缓存-到-高速缓存干预从第二垂直高速缓存层级结构中的第二高速缓存存储器接收所述目标高速缓存行以及对所述存储器访问请求的所述系统范围的一致性响应的早期指示；以及响应于所述系统范围的一致性响应的早期指示并且在接收所述系统范围的一致性响应之前，所述第一高速缓存存储器启动处理以更新所述第一高速缓存存储器中的所述目标高速缓存行。2.如权利要求1所述的方法，还包括：所述第一高速缓存存储器在接收到所述系统范围的组合响应之前将所述目标高速缓存行提供给第三垂直高速缓存层级结构中的第三高速缓存。3.如权利要求1所述的方法，还包括：响应于接收到所述系统范围的一致性响应的早期指示，所述第一高速缓存存储器开始保护窗口，在其中，所述第一高速缓存存储器保护其对所述目标高速缓存行的一致性所有权的获取；以及在所述加载-和-保留请求的处理之后，将所述保护窗口继续至少一个等待间隔，在所述等待间隔，所述第一高速缓存存储器等待接收来自所述第一处理器内核的存储-条件请求。4.如权利要求3所述的方法，还包括：响应于所述存储-条件请求的处理的完成，异步于由所述第一高速缓存存储器对所述系统范围的一致性响应的接收，结束所述保护窗口。5.如权利要求3所述的方法，其中：所述保护窗口是第一保护窗口；以及所述方法进一步包括：响应于由所述第一高速缓存存储器响应于接收到所述存储-条件请求而启动第二保护窗口，异步于由所述第一高速缓存存储器对所述系统范围的一致性响应的接收，结束所述第一保护窗口。6.如权利要求3所述的方法，还包括：所述第一高速缓存存储器响应于从所述第一处理器内核接收到所述加载-和-保留请求而分配读取-声明状态机以管理所述请求；以及所述第一高速缓存存储器响应于收到所述系统范围的一致性响应和所述保护窗口结束中的后者的发生而解除分配所述读取-声明状态机。7.如权利要求1所述的方法，其中所述第一高速缓存存储器启动处理以更新所述第一高速缓存存储器中的所述目标高速缓存行包括，所述第一高速缓存存储器响应于接收到所述第一处理器内核的存储-条件请求而启动处理以更新所述第一高速缓存存储器中的所述目标高速缓存行。2CN108885583A权利要求书2/3页8.一种用于多处理器数据处理系统的处理单元，所述处理单元包括：处理器内核；互连逻辑，被配置为将所述处理单元耦合到所述多处理器数据处理系统的系统互连；第一垂直高速缓存层级结构，