芯片版图设计规则检查方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN109885888A(43)申请公布日2019.06.14(21)申请号201910061589.9(22)申请日2019.01.23(71)申请人上海华虹宏力半导体制造有限公司地址201203上海市浦东新区张江高科技园区祖冲之路1399号(72)发明人周喆(74)专利代理机构上海浦一知识产权代理有限公司31211代理人戴广志(51)Int.Cl.G06F17/50(2006.01)权利要求书1页说明书3页附图4页(54)发明名称芯片版图设计规则检查方法(57)摘要本发明公开了一种芯片版图设计规则检查方法，包含：第1步，根据设计规则确定模块边缘版图的大小；第2步，提取包含全部有效层的模块边缘版图数据；第3步，检查并修复边缘版图中违反设计规则的版图数据；第4步，完成边缘版图制作，合并到芯片版图中运行DRC。本发明所述的芯片版图设计规则检查方法，仅保留模块版图四周的版图数据，可以大大减少参与DRC演算的数据量，达到减少DRC运行时间。CN109885888ACN109885888A权利要求书1/1页1.一种芯片版图设计规则检查方法，其特征在于：包含如下的步骤：第1步，根据设计规则确定模块的边缘版图的大小；第2步，提取模块的边缘版图数据；第3步，检查并修复边缘版图中违反设计规则的版图数据；第4步，完成边缘版图制作，合并到芯片版图中运行DRC。2.如权利要求1所述的芯片版图设计规则检查方法，其特征在于：所述的模块是指具有特定功能、有由多个元器件组成的有确定结构、能被直接调用的功能电路的版图。3.如权利要求1所述的芯片版图设计规则检查方法，其特征在于：所述的边缘版图是指模块的版图中，略去中心的核心区域后，与周围的版图进行拼接的、位于模块的版图边缘的版图，为模块的边缘版图。4.如权利要求1所述的芯片版图设计规则检查方法，其特征在于：所述第1步中，模块的边缘版图的大小的确定方法，是根据版图设计规则中的规定的最大尺寸来确定边缘版图四周的宽度。5.如权利要求1所述的芯片版图设计规则检查方法，其特征在于：所述第2步中，所述的边缘版图数据是指需要参与DRC运算的版图数据。6.如权利要求1所述的芯片版图设计规则检查方法，其特征在于：所述第2步中，模块的版图数据具有多层，需要提取包含有全部有效层次的版图数据。7.如权利要求1所述的芯片版图设计规则检查方法，其特征在于：所述的版图数据是指IC制造工艺中所使用的GDSⅡ数据，包括N阱、P阱、有源区、多晶硅、通孔及金属。8.如权利要求1所述的芯片版图设计规则检查方法，其特征在于：所述第3步中，修复前一步骤提取的边缘版图数据，保证边缘版图数据能通过设计规则检查；修复的边缘版图数据主要包括图形数据的最小面积、最小宽度、包含距离和外延距离。9.如权利要求1所述的芯片版图设计规则检查方法，其特征在于：模块合并前，采用图形修正算法确保边缘版图内部数据无设计规则违反；模块合并后，边缘版图与其它模块的拼接部分为实际版图数据，能保证芯片版图DRC完整验证。10.如权利要求1所述的芯片版图设计规则检查方法，其特征在于：仅保留模块边缘版图数据，能减少参与DRC演算的数据量，达到减少DRC运行时间。2CN109885888A说明书1/3页芯片版图设计规则检查方法技术领域[0001]本发明涉及半导体集成电路设计领域，针对大规模集成电路的芯片版图的快速检查，提供一种芯片版图设计规则检查方法。背景技术[0002]现在的集成电路规模庞大，单一芯片上集成的晶体管数量已经达到数十亿计，如此庞大的晶体管数量在设计时难以保证不出任何问题，比如线路连接错误、位置冲突、空置管脚未做处理、短路、短路等常见问题，而在如此庞大数量的晶体管布局中找出问题，无异于大海捞针。因此，在EDA设计工具中，我们可以预先设定一些设计规则，比如布线宽度、走线间距、走线长度等等规则，还有器件的布局摆放位置，将一些重要器件的位置预先在版图设计过程中固定在版图中的特定位置。在布局布线(layout)过程中，EDA设计工具能帮助我们及时发现违反设计规则的问题，一旦出现规则违反就及时报错。而在设计完成之后，还能再启动总体的设计规则检查进行对layout的全局检查，称之为DRC。[0003]DRC(DesignRuleCheck)的主要目的是检査版图中所有因违反设计规则而引起潜在断路、短路或不良效应的物理验证过程。随着芯片设计规模的不断增加，传统的全芯片物理检查方法费时费力，且不能完全地发现错误，由于效率低下，已严重影响到芯片开发周期。[0004]传统的DRC检查流程如图1所示，包括：顶层芯片版图编辑、合并各个模块晶体管级版图、DRC检查及修改错误。存储器、数字信号处理器等模块，通常在该模块开发完成时就已经