图像编码方法、装置、电子设备和计算机可读存储介质.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN110913225A(43)申请公布日2020.03.24(21)申请号201911136067.7(22)申请日2019.11.19(71)申请人北京奇艺世纪科技有限公司地址100080北京市海淀区海淀北一街2号鸿城拓展大厦10、11层(72)发明人虞科华(74)专利代理机构北京华夏泰和知识产权代理有限公司11662代理人张丽颖(51)Int.Cl.H04N19/186(2014.01)H04N19/176(2014.01)H04N19/436(2014.01)权利要求书2页说明书11页附图5页(54)发明名称图像编码方法、装置、电子设备和计算机可读存储介质(57)摘要本发明公开了一种图像编码方法、装置、设备和计算机可读存储介质。该方法包括：获取待编码的原始图像；对原始图像中的像素块进行提取，得到至少两种类型的像素块；将目标类型的像素块传送到FPGA，以通过FPGA对目标类型的像素块执行编码处理，接收FPGA发送的第一编码结果；对其余类型的像素块执行编码处理，并得到第二编码结果；根据第一编码结果和第二编码结果，生成目标编码格式的图像。本发明通过将部分类型的像素块传送到FPGA执行编码处理，将部分类型的像素块保留在CPU执行编码处理，可以解决CPU编码目标图像时编码吞吐率低的问题，在将部分像素块的编码移植到FPGA之后，可以加速编码速度，降低CPU资源的使用率，提升图像编码效率，提升CPU编码的吞吐率。CN110913225ACN110913225A权利要求书1/2页1.一种图像编码方法，其特征在于，在中央处理器CPU执行的步骤，包括：获取待编码的原始图像；对所述原始图像中的像素块进行提取，得到至少两种类型的像素块；在所述至少两种类型的像素块中，将目标类型的像素块传送到现场可编程逻辑门阵列FPGA，以通过所述FPGA对所述目标类型的像素块执行编码处理，接收所述FPGA发送的第一编码结果；对其余类型的像素块执行编码处理，得到第二编码结果；根据所述第一编码结果和所述第二编码结果，生成目标编码格式的图像。2.根据权利要求1所述的方法，其特征在于，在所述将目标类型的像素块传送到FPGA之前，还包括：利用预设的性能剖析工具，对所述至少两种类型的像素块分别对应的编码模块进行性能剖析，确定各个编码模块的CPU资源占比；根据所述各个编码模块的CPU资源占比，确定至少一个编码模块，将所述至少一个编码模块设置到FPGA；将所述至少一个编码模块对应的类型的像素块确定为目标类型的像素块。3.根据权利要求1所述的方法，其特征在于，所述目标类型的像素块，包括：16×16亮度块和/或4×4亮度块；所述其余类型的像素块，包括：8×8色度块。4.根据权利要求1所述的方法，其特征在于，在所述获取待编码的原始图像之前，包括：在所述CPU设置多个线程；所述多个线程用于并行的对多张待编码的原始图像执行图像编码；其中，每个所述线程对应一张原始图像。5.根据权利要求1～4中任一项所述的方法，其特征在于，所述目标编码格式的图像为WebP编码格式的图像。6.一种图像编码方法，其特征在于，在可编程逻辑门阵列FPGA执行的步骤，包括：接收中央处理器CPU传送的目标类型的像素块；其中，所述目标类型的像素块是所述CPU对原始图像中的像素块进行提取而得到的像素块；对所述目标类型的像素块执行编码处理，并将得到的第一编码结果传送给所述CPU。7.根据权利要求6所述的方法，其特征在于，在对所述目标类型的像素块执行编码处理之前，还包括：在所述FPGA设置至少一个编码模块；所述至少一个编码模块用于对所述目标类型的像素块执行编码处理。8.根据权利要求6所述的方法，其特征在于，所述目标类型的像素块，包括：16×16亮度块和/或4×4亮度块。9.根据权利要求6所述的方法，其特征在于，对所述目标类型的像素块执行编码处理，并将得到的第一编码结果传送给所述CPU，包括：对多张原始图像分别对应的目标类型的像素块并行执行编码处理，并分别得到每张所述原始图像对应的第一编码结果；针对每张所述原始图像，将所述原始图像对应的第一编码结果传送给所述CPU中与所述原始图像对应的线程。2CN110913225A权利要求书2/2页10.一种图像编码装置，其特征在于，设置在CPU，包括：获取模块，用于获取待编码的原始图像；提取模块，用于对所述原始图像中的像素块进行提取，得到至少两种类型的像素块；传送模块，用于在所述至少两种类型的像素块中，将目标类型的像素块传送到现场可编程逻辑门阵列FPGA，以通过所述FPGA对所述目标类型的像素块执行编码处理，接收所述FPGA发送的第一编码结果；第一编码模块，用于对其余类型的像素块执行编码处理，并得到第二编码结果；生成