阻变存储器、阻变元件及其制备方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN111769196A(43)申请公布日2020.10.13(21)申请号202010692570.7(22)申请日2020.07.17(71)申请人厦门半导体工业技术研发有限公司地址361000福建省厦门市软件园三期诚毅北大街62号109单元0206号(72)发明人单利军康赐俊刘宇邱泰玮王丹云沈鼎瀛(74)专利代理机构厦门创象知识产权代理有限公司35232代理人尤怀成(51)Int.Cl.H01L45/00(2006.01)H01L27/24(2006.01)权利要求书1页说明书6页附图3页(54)发明名称阻变存储器、阻变元件及其制备方法(57)摘要本发明公开了一种阻变元件的制备方法，包括以下步骤：对衬底层进行刻蚀以形成多个过孔，并在所述衬底层上沉积第一金属层，以及对所述第一金属层进行表面磨平，以在每个过孔内形成底电极；在磨平后的衬底层上沉积阻变层，并对所述阻变层进行刻蚀以使每个底电极对应的位置保留阻变块；在保留所述阻变块的衬底层上沉积电介质层，并对所述电介质层进行刻蚀以使每个阻变块对应的位置打开通道；在每个通道沉积第二金属层，以形成顶电极。本发明的制备方法能够使导电丝成形地聚集在阻变元件的有效区域，分布均匀且统一，大大提高阻变元件的性能。本发明还公开了一种阻变元件以及具有其的阻变存储器。CN111769196ACN111769196A权利要求书1/1页1.一种阻变元件的制备方法，其特征在于，包括以下步骤：S1，对衬底层进行刻蚀以形成多个过孔，并在所述衬底层上沉积第一金属层，以及对所述第一金属层进行表面磨平，以在每个过孔内形成底电极；S2，在磨平后的衬底层上沉积阻变层，并对所述阻变层进行刻蚀以使每个底电极对应的位置保留阻变块；S3，在保留所述阻变块的衬底层上沉积电介质层，并对所述电介质层进行刻蚀以使每个阻变块对应的位置打开通道；S4，在每个通道沉积第二金属层，以形成顶电极。2.如权利要求1所述的阻变元件的制备方法，其特征在于，所述阻变块完全覆盖对应的过孔，以使所述阻变块的宽度大于所述底电极的宽度。3.如权利要求2所述的阻变元件的制备方法，其特征在于，每个通道的直径小于所述阻变块的宽度，以使所述顶电极的宽度小于所述阻变块的宽度。4.如权利要求3所述的阻变元件的制备方法，其特征在于，所述顶电极位于所述阻变块的正中间上侧，所述底电极位于所述阻变块的正中间下侧。5.如权利要求1-4中任一项所述的阻变元件的制备方法，其特征在于，所述衬底层为氧化物介电层，所述第一金属层和所述第二金属层分别为钛、钽、氮化钛或氮化钽中的一种或多种。6.如权利要求1-4中任一项所述的阻变元件的制备方法，其特征在于，所述阻变层为过渡金属氧化物。7.如权利要求1-4中任一项所述的阻变元件的制备方法，其特征在于，采用CMP工艺对所述第一金属层进行表面磨平。8.一种阻变元件，其特征在于，采用如权利要求1-7中任一项所述的制备方法制成。9.如权利要求8所述的阻变元件，其特征在于，所述顶电极的宽度和所述底电极的宽度均小于所述阻变块的宽度。10.一种阻变存储器，其特征在于，包括多个如权利要求8或9所述的阻变元件，多个所述阻变元件呈阵列排布。2CN111769196A说明书1/6页阻变存储器、阻变元件及其制备方法技术领域[0001]本发明涉及存储技术领域，特别涉及一种阻变元件的制备方法、一种阻变元件以及一种具有该阻变元件的阻变存储器。背景技术[0002]相关技术中，阻变元件由底电极、阻变层和顶电极构成，阻变层位于顶电极和底电极之间，一般通过对阻变元件外加电压，能够在阻变层中形成导电丝，从而通过导电丝的形成和断裂来实现低阻态和高阻态。[0003]然而，现有的阻变元件通常采用电浆刻蚀的工艺制备而成，这就导致阻变元件的阻变层容易出现电浆损伤，而阻变层电浆损伤容易造成元件和元件间阻值分布大，由于导电丝成形位置将随阻值变化而变化，从而造成阻变层中所形成的导电丝位置随机且大小差异较大，严重影响阻变元件的有效区域，进而造成高阻态和低阻态无法判断的情况，影响阻变存储器的使用效果。发明内容[0004]本发明旨在至少从一定程度上解决上述技术中的技术问题之一。为此，本发明的一个目的在于提出一种阻变元件的制备方法，能够使导电丝成形地聚集在阻变元件的有效区域，分布均匀且统一，大大提高阻变元件的性能，并且刻蚀工艺简单可靠。[0005]本发明的第二个目的在于提出一种阻变元件。[0006]本发明的第三个目的在于提出一种阻变存储器。[0007]为达到上述目的，本发明第一方面实施例提出的一种阻变元件的制备方法，包括以下步骤：S1，对衬底层进行刻蚀以形成多个过孔，并在所述衬底层上沉积第一金属层，以及对所述第一金属层进行表面磨平，以在每个