层叠片式电子器件及其制作方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN112385004A(43)申请公布日2021.02.19(21)申请号202080002273.3H01F27/28(2006.01)(22)申请日2020.10.12H01F41/04(2006.01)H01F41/10(2006.01)(85)PCT国际申请进入国家阶段日2020.10.13(86)PCT国际申请的申请数据PCT/CN2020/1203862020.10.12(71)申请人深圳顺络电子股份有限公司地址518110广东省深圳市龙华区观澜街道大富苑工业区顺络观澜工业园(72)发明人陆达富覃杰勇梁振仁李树艳(74)专利代理机构深圳新创友知识产权代理有限公司44223代理人王震宇(51)Int.Cl.H01F27/29(2006.01)权利要求书2页说明书6页附图4页(54)发明名称层叠片式电子器件及其制作方法(57)摘要一种层叠片式电子器件及其制作方法，该层叠片式电子器件包括层叠体、内部线圈、第一外部电极和第二外部电极，层叠体包括层叠设置的多个绝缘体层，层叠体具有层叠设置于多个绝缘体层之间的多层线圈图案，多个绝缘体层上设置有导电通孔，相邻层的线圈图案之间通过导电通孔电连接而构成内部线圈，第一外部电极和第二外部电极设置在层叠体的与层叠方向平行的底面上，第一外部电极和第二外部电极分别连接内部线圈的两端。该层叠片式电子器件在进行贴片安装时只需将层叠体的底面的外部电极与焊板连接，无需预留侧边爬锡空间，可显著节约电子器件贴片空间的占用面积，实现电子器件的高密度贴片，且内部线圈垂直于底部电极的结构有利于提升产品的Q值。CN112385004ACN112385004A权利要求书1/2页1.一种层叠片式电子器件，其特征在于，包括层叠体、内部线圈、第一外部电极和第二外部电极，所述层叠体包括层叠设置的多个绝缘体层，所述层叠体具有层叠设置于所述多个绝缘体层之间的多层线圈图案，所述多个绝缘体层上设置有导电通孔，相邻层的所述线圈图案之间通过所述导电通孔电连接而构成内部线圈，所述第一外部电极和第二外部电极设置在所述层叠体的与层叠方向平行的底面上，所述第一外部电极和所述第二外部电极分别连接所述内部线圈的两端。2.如权利要求1所述的层叠片式电子器件，其特征在于，所述多个线圈图案彼此电连接而构成的所述内部线圈为螺旋线圈。3.如权利要求1所述的层叠片式电子器件，其特征在于，所述绝缘体层包括多个第一绝缘层和多个第二绝缘层，所述第一绝缘层上具有所述线圈图案和所述导电通孔，而所述第二绝缘层上仅具有所述导电通孔而不具有所述线圈图案，所述第二绝缘层与所述第一绝缘层相间布置，相邻层的所述线圈图案之间通过所述第一绝缘层及所述第二绝缘层上的所述导电通孔电连接。4.如权利要求1至3任一项所述的层叠片式电子器件，其特征在于，所述第一外部电极包括分别预先形成在所述多个绝缘体层的底端的第一侧的多个第一电极条，所述多个第一电极条层叠在一起后共同组成所述第一外部电极，所述第二外部电极包括分别预先形成在所述多个绝缘体层的底端的第二侧的多个第二电极条，所述多个第二电极条层叠在一起后共同组成所述第二外部电极。5.如权利要求4所述的层叠片式电子器件，其特征在于，所述多个绝缘体层的底端的所述第一侧和所述第二侧设置成凹陷部，所述多个第一电极条层和所述多个第二电极条层刚好填平所述凹陷部，以使得设置有所述第一外部电极和所述第二外部电极的所述层叠体的所述底面成为平整面。6.如权利要求1至3任一项所述的层叠片式电子器件，其特征在于，所述第一外部电极和所述第二外部电极分别为一体形成在所述层叠体的所述底面的外部电极。7.一种制作层叠片式电子器件的方法，其特征在于，包括如下步骤：层叠多个绝缘体层以形成层叠体，其中，多层线圈图案层叠设置于所述多个绝缘体层之间，所述多个绝缘体层上设置有导电通孔，相邻层的所述线圈图案之间通过所述导电通孔电连接而构成内部线圈；在所述层叠体的与层叠方向平行的底面上形成第一外部电极和第二外部电极，使所述第一外部电极和所述第二外部电极分别连接所述内部线圈的两端。8.如权利要求7所述的制作层叠片式电子器件的方法，其特征在于，在所述层叠多个绝缘体层以形成层叠体之前，还包括如下步骤：在所述多个绝缘体层的底端的第一侧分别形成多个第一电极条，在所述多个绝缘体层的底端的第二侧分别形成多个第二电极条；其中，所述在所述层叠体的与层叠方向平行的底面上形成第一外部电极和第二外部电极的步骤是通过所述层叠多个绝缘体层以形成层叠体的步骤完成的，其中，所述多个第一电极条层叠在一起后共同组成所述第一外部电极，所述多个第二电极条层叠在一起后共同组成所述第二外部电极。9.如权利要求8所述的制作层叠片式电子器件的方法，其特征在于，所述在所