一种铜互连线的制造方法及半导体器件.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN112420601A(43)申请公布日2021.02.26(21)申请号202011132578.4(22)申请日2020.10.21(71)申请人中国科学院微电子研究所地址100029北京市朝阳区北土城西路3号(72)发明人杨妍(74)专利代理机构北京知迪知识产权代理有限公司11628代理人王胜利(51)Int.Cl.H01L21/768(2006.01)H01L23/528(2006.01)H01L21/8238(2006.01)权利要求书1页说明书6页附图2页(54)发明名称一种铜互连线的制造方法及半导体器件(57)摘要本发明公开一种铜互连线的制造方法及半导体器件，涉及半导体制备工艺技术领域，以解决铜进行互连线制作时发生的脱落的问题。铜互连线的制造方法包括：提供一基底；在基底上形成铜材料层，铜材料层包括互连部和溢出部；减薄溢出部；对基底、互连部和剩余的溢出部进行退火处理；去除剩余的溢出部，保留互连部，以形成铜互连线。半导体器件包括上述技术方案所提的铜互连线。本发明提供的铜互连线的制造方法用于制造铜互连线。本发明提供的铜互连线用于制造半导体器件。CN112420601ACN112420601A权利要求书1/1页1.一种铜互连线的制造方法，其特征在于，包括：提供一基底；在所述基底上形成铜材料层，所述铜材料层包括互连部和溢出部；减薄所述溢出部；对所述基底、互连部和剩余的溢出部进行退火处理；去除剩余的所述溢出部，保留所述互连部，以形成铜互连线。2.根据权利要求1所述的铜互连线的制造方法，其特征在于，减薄所述溢出部包括：减薄所述溢出部至第一预设厚度。3.根据权利要求1所述的铜互连线的制造方法，其特征在于，减薄所述溢出部包括：减薄所述溢出部至0.5～1.5μm。4.根据权利要求1所述的铜互连线的制造方法，其特征在于，所述退火处理的退火温度为250℃～350℃；所述退火处理时的保温时长大于等于30分钟。5.根据权利要求1所述的铜互连线的制造方法，其特征在于，减薄所述溢出部和去除剩余的所述溢出部均采用化学机械抛光工艺；减薄所述溢出部时的化学机械抛光速度小于去除剩余的所述溢出部时的化学机械抛光速度。6.根据权利要求1所述的铜互连线的制造方法，其特征在于，所述溢出部的厚度为大于或等于2μm。7.根据权利要求1所述的铜互连线的制造方法，其特征在于，所述基底包括衬底以及形成在所述衬底表面的层间介质层；在所述基底上形成铜材料层包括：刻蚀所述层间介质层以形成沟槽；在具有所述沟槽的层间介质层上淀积形成铜材料层；所述铜材料层位于所述沟槽内的部分形成所述互连部；所述铜材料层位于所述层间介质层表面的部分形成所述溢出部。8.根据权利要求1至7任一项所述的铜互连线的制造方法，其特征在于，所述铜材料层自下而上包括阻挡层、铜种子层和铜导电层。9.一种半导体器件，其特征在于，所述半导体器件至少包括铜互连线；所述铜互连线采用权利要求1至8任一项所述的铜互连线的制造方法制造。2CN112420601A说明书1/6页一种铜互连线的制造方法及半导体器件技术领域[0001]本发明涉及半导体制备工艺技术领域，尤其涉及一种铜互连线的制造方法及半导体器件。背景技术[0002]在半导体制备工艺中，尤其是CMOS制备工艺中，一般涉及到前端工艺、中段工艺以及后段工艺，后段工艺一般包括金属互连工艺和钝化工艺。[0003]如果采用铜作为金属互连线的材料，那么在金属互连工艺中一般包括电镀、退火以及化学机械抛光(ChemicalMechanicalPolishing，缩写为CMP)。电镀形成金属镀层后，对金属镀层进行退火时，由于金属镀层本身的热应力、热膨胀或者退火工艺设置不当等原因，将大大提高金属镀层脱落的风险，这将会降低半导体器件的工作性能。发明内容[0004]本发明的目的在于提供一种铜互连线的制造方法及半导体器件，在降低铜互连线发生脱落的风险的情况下，提高半导体器件的工作性能。[0005]为了实现上述目的，本发明提供如下技术方案：[0006]本发明实施例提供了一种铜互连线的制造方法，包括：[0007]提供一基底；[0008]在基底上形成铜材料层，铜材料层包括互连部和溢出部；[0009]减薄溢出部；[0010]对基底、互连部和剩余的溢出部进行退火处理；[0011]去除剩余的溢出部，保留互连部，以形成铜互连线。[0012]与现有技术相比，本发明提供的铜互连线的制造方法中，在基底上形成包括互连部和溢出部的铜材料层后，在对具有铜材料层的基底进行退火之前，对溢出部进行减薄处理，以获得厚度较薄的溢出部。一方面，对溢出部进行减薄处理过程中，可以释放铜材料层中的内应力。另一方面，对减薄后的铜材料层进行退火处理时，不仅可以降低铜材料