基带拉远传输装置、基站、拉远覆盖单元及无线覆盖系统.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN112636807A(43)申请公布日2021.04.09(21)申请号202011595039.4(22)申请日2020.12.29(71)申请人京信网络系统股份有限公司地址510663广东省广州市科学城神舟路10号(72)发明人陈观玉褚兆文何先贵(74)专利代理机构北京市立方律师事务所11330代理人刘延喜(51)Int.Cl.H04B7/155(2006.01)H04W88/08(2009.01)H04W88/10(2009.01)权利要求书2页说明书7页附图2页(54)发明名称基带拉远传输装置、基站、拉远覆盖单元及无线覆盖系统(57)摘要本申请提供一种基带拉远传输装置、基站、拉远覆盖单元及无线覆盖系统；基带拉远传输装置包括连接基站的近端接口电路和通过导线连接的至少一个连接拉远覆盖单元的远端接口电路；近端接口电路用于将基站的下行基带IQ数据及控制量转换成以太网格式的下行数据包，并通过导线传输至远端接口电路，解析上行数据包得到上行通信数据；远端接口电路用于解析下行数据包得到下行通信数据传输至拉远覆盖单元进行覆盖发射，将拉远覆盖单元的上行基带IQ数据及状态量转换成以太网格式的上行数据包，并通过导线发送至近端接口电路；该技术在保留毫微基站原有优势的基础上，降低了采用基带拉远后对毫微基站的成本优势的影响，提升了毫微基站的覆盖范围。CN112636807ACN112636807A权利要求书1/2页1.一种基带拉远传输装置，其特征在于，包括：连接基站的近端接口电路和至少一个连接拉远覆盖单元的远端接口电路；其中，所述近端接口电路与远端接口电路通过导线连接；所述近端接口电路用于将基站的下行基带IQ数据及控制量转换成以太网格式的下行数据包，并通过所述导线传输至所述远端接口电路；所述近端接口电路还用于接收拉远覆盖单元传输的以太网格式的上行数据包，解析所述上行数据包得到上行通信数据发送至基站进行处理；所述远端接口电路用于接收所述下行数据包，解析所述下行数据包得到所述下行通信数据，并将所述下行通信数据传输至拉远覆盖单元进行覆盖发射；所述远端接口电路还用于将拉远覆盖单元的上行基带IQ数据及状态量转换成以太网格式的上行数据包，并通过所述导线发送至所述近端接口电路。2.根据权利要求1所述的基带拉远传输装置，其特征在于，所述近端接口电路包括近端FPGA芯片、第一PHY芯片和第一网口插座；其中，所述近端FPGA芯片上设有嵌入IP核的第一MAC控制器；所述远端接口电路包括远端FPGA芯片、第二PHY芯片和第二网口插座；其中，所述远端FPGA芯片上设有嵌入IP核的第二MAC控制器。所述第一网口插座和第二网口插座通过导线进行连接。3.根据权利要求2所述的基带拉远传输装置，其特征在于，所述近端接口电路还包括第一时钟模块，所述远端接口电路还包括第二时钟模块；所述第一时钟模块用于锁定基站的第一时钟系统，将同步后的参考时钟通过所述导线传输至所述第二时钟模块；所述第二时钟模块用于恢复出所述同步后的参考时钟，锁定拉远覆盖单元的第二时钟系统，完成所述第一时钟系统和所述第二时钟系统的频率同步。4.根据权利要求3所述的基带拉远传输装置，其特征在于，所述第一时钟模块用于接收GPS1PPS进行同步，将同步时钟信号发送至近端FPGA芯片锁定基站的时钟系统，向第一PHY芯片提供PHY工作时钟，并通过第一PHY芯片将所述同步时钟信号发送至所述第二PHY芯片；所述第一PHY芯片将同步时钟信号通过所述导线传递至第二PHY芯片；所述第二时钟模块用于通过SYNCE功能从第二PHY芯片恢复出同步时钟，将同步时钟信号发送至远端FPGA芯片锁定拉远覆盖单元的时钟系统，以及向第二PHY芯片提供PHY工作时钟，完成时钟系统频率同步。5.根据权利要求2所述的基带拉远传输装置，其特征在于，所述近端FPGA芯片用于通过基站自定义的IEEE1588ACR协议，将时钟相位同步信息通过所述导线传输至拉远覆盖单元的远端FPGA芯片；所述远端FPGA芯片用于根据IEEE1588ACR协议进行空口同步相位解析出时钟相位同步信息并对拉远覆盖单元进行时钟相位同步；其中，所述拉远覆盖单元按照同步后的时钟相位进行上行接收及下行发射。6.根据权利要求2所述的基带拉远传输装置，其特征在于，所述近端接口电路还包括第一变压器和PSE供电电路，所述远端接口电路还包括第二变压器和POE供电电路；其中，所述第一变压器连接在所述第一PHY芯片与第一网口插座之间，所述第二变压器连接在所述第二网口插座与第二PHY芯片之间；2CN112636807A权利要求书2/2页所述PSE供电电路用于向所述第一变压器提供电源，所述电源经过所述第一变压器变压进行变压，通过所述导线传输至第二