用于处理片上系统中的地址解码的装置和方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN112955880A(43)申请公布日2021.06.11(21)申请号201980068213.9(74)专利代理机构北京同立钧成知识产权代理(22)申请日2019.08.20有限公司11205代理人杨贝贝臧建明(30)优先权数据16/186,9132018.11.12US(51)Int.Cl.G06F13/40(2006.01)(85)PCT国际申请进入国家阶段日G06F13/42(2006.01)2021.04.15(86)PCT国际申请的申请数据PCT/GB2019/0523312019.08.20(87)PCT国际申请的公布数据WO2020/099818EN2020.05.22(71)申请人Arm有限公司地址英国剑桥郡(72)发明人T·托马斯权利要求书3页说明书14页附图10页(54)发明名称制来发现和配置设备地址解码器。因此，可在软用于处理片上系统中的地址解码的装置和件控制下动态地重新配置第一多个设备间地址方法池的分配。(57)摘要本发明提供了用于处理片上系统(SoC)中的地址解码的装置和方法。SoC具有处理电路，该处理电路用于执行数据处理操作、第一多个设备以及互连器，该互连器将处理电路耦接到第一多个设备。第一多个设备是在形成设备网络的设备的分级结构内的第一级设备。那些设备使用设备通信协议进行通信，该设备通信协议还提供枚举机制以使得在处理电路上执行的软件能够发现和配置网络内的设备。系统地址空间提供被预留用于分配给第一多个设备的地址池。SoC的地址解码器具有设备地址解码器，以针对第一多个设备中的每个设备保持将池内的哪些地址分配给该设备的指示。因此，当处理电路发出识别地址池内的地址的请求时，设备地址解码器可用于确定第一多个设备内请求指向的适当设备。设备地址解码器被暴露于软件作为设备网络的设备，以便CN112955880A使得在处理电路上执行的软件能够使用枚举机CN112955880A权利要求书1/3页1.一种片上系统，所述片上系统包括：处理电路，所述处理电路用于执行数据处理操作；第一多个设备；互连器，所述互连器用于将所述处理电路耦接到所述第一多个设备，所述第一多个设备是在形成设备网络的设备的分级结构内的第一级设备，在所述设备网络内的设备被布置为使用设备通信协议进行通信的情况下，所述设备通信协议提供枚举机制以使在所述处理电路上执行的软件能够发现和配置所述设备网络内的所述设备；和地址解码器，所述地址解码器用于解码由所述处理电路发出的请求所指定的地址，以便确定所述请求的接收方；在系统地址空间内，预留地址池用于分配给所述第一多个设备，并且所述地址解码器包括设备地址解码器，所述设备地址解码器用于为所述第一多个设备中的每个设备保持将所述池内的哪些地址分配给所述设备的指示；其中所述地址解码器响应于检测到由所述请求指定的所述地址在所述地址池内，采用所述设备地址解码器来确定所述请求指向所述第一多个设备中的哪个设备并且使得所述请求被路由到所述第一多个设备内的所确定的设备；其中所述设备地址解码器被布置为暴露于所述软件作为所述设备网络的设备，以便使得在所述处理电路上执行的所述软件能够使用所述枚举机制来发现和配置所述设备地址解码器，从而使得所述第一多个设备之间的所述地址池的所述分配能够在软件控制下动态地重新配置。2.根据权利要求1所述的片上系统，其中所述设备地址解码器被布置为暴露于所述软件作为集成端点设备。3.根据权利要求1或权利要求2所述的片上系统，其中所述第一多个设备包括多个桥接设备。4.根据前述权利要求中任一项所述的片上系统，其中所述设备通信协议是外围部件快速互连(PCIe)协议，并且所述设备地址解码器被布置为暴露于所述软件作为根复合集成端点设备。5.根据权利要求4所述的片上系统，其中所述设备地址解码器具有相关联的根总线，在所述处理电路上执行的所述软件能够经由所述根总线访问所述设备地址解码器。6.根据权利要求4或权利要求5所述的片上系统，其中所述设备地址解码器设置有包括多个寄存器的扩展能力结构，其中配置信息在所述处理电路上执行的所述软件的控制下存储，以使所述设备地址解码器能够确定所述请求指向所述第一多个设备中的哪个设备。7.根据权利要求6所述的片上系统，其中所述扩展能力结构是具有标头字段的指定的供应商特定扩展能力(DVSEC)结构，所述标头字段用于将所述相关联的设备识别为所述设备地址解码器。8.根据权利要求7所述的片上系统，其中所述DVSEC结构包括数字字段以识别所述第一多个设备中的设备数量。9.根据权利要求8所述的片上系统，其中所述DVSEC结构包括与所述第一多个设备中的每个设备相关联的内存相关寄存器，所述内存相关寄存器在所述处理电路上执行的所述软件的控制下被