存储器的制造方法和存储器.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN114256155A(43)申请公布日2022.03.29(21)申请号202011018109.X(22)申请日2020.09.24(71)申请人长鑫存储技术有限公司地址230601安徽省合肥市经济技术开发区空港工业园兴业大道388号(72)发明人平尔萱周震张令国(74)专利代理机构上海晨皓知识产权代理事务所(普通合伙)31260代理人成丽杰(51)Int.Cl.H01L21/8242(2006.01)H01L27/108(2006.01)权利要求书2页说明书7页附图10页(54)发明名称存储器的制造方法和存储器(57)摘要本发明实施例提供一种存储器的制造方法和存储器，存储器的制造方法包括：提供基底以及多个分立的伪位线接触层，基底内具有多个有源区，且每一伪位线接触层与有源区连接；在伪位线接触层的顶部形成伪位线结构；形成填充相邻伪位线结构之间的区域的牺牲层，且牺牲层位于伪位线结构侧壁以及伪位线接触层侧壁；在形成牺牲层之后，去除伪位线结构，形成露出伪位线接触层的通孔；去除伪位线接触层，形成位于基底内的通孔；形成填充基底内的通孔的位线接触层，位线接触层与有源区电连接。如此，以填充通孔的方法形成位线接触层，可以避免去除伪位线结构时对位线接触层造成损伤或残留杂质，从而提高存储器的运行速率。CN114256155ACN114256155A权利要求书1/2页1.一种存储器的制造方法，其特征在于，包括：提供基底以及多个分立的伪位线接触层，所述基底内具有多个有源区，且每一所述伪位线接触层与所述有源区连接；在所述伪位线接触层的顶部形成伪位线结构；形成填充相邻所述伪位线结构之间的区域的牺牲层，且所述牺牲层位于所述伪位线结构侧壁以及所述伪位线接触层侧壁；在形成所述牺牲层之后，去除所述伪位线结构，形成露出所述伪位线接触层的通孔；去除所述伪位线接触层，形成位于所述基底内的通孔；形成填充所述基底内的通孔的位线接触层，所述位线接触层与所述有源区电连接。2.根据权利要求1所述的存储器的制造方法，其特征在于，所述伪位线接触层的材料与所述伪位线结构的材料不同。3.根据权利要求2所述的存储器的制造方法，其特征在于，所述伪位线接触层的材料包括氮化硅、氮氧化硅或碳氮化硅。4.根据权利要求2所述存储器的制造方法，其特征在于，所述伪位线结构的材料包括氮化硅、氮氧化硅或碳氮化硅。5.根据权利要求1所述的存储器的制造方法，其特征在于，所述位线接触层的材料包括单晶硅。6.根据权利要求1所述的存储器的制造方法，其特征在于，形成所述位线接触层的方法包括：外延生长技术。7.根据权利要求1所述的存储器的制造方法，其特征在于，形成所述伪位线结构的步骤包括：在所述基底上形成伪位线层，所述伪位线层覆盖所述伪位线接触层；在所述伪位线层上形成图形化的掩膜层；以所述图形化的掩膜层为掩膜，刻蚀所述伪位线层，形成伪位线结构。8.根据权利要求7所述的存储器的制造方法，其特征在于，形成所述图形化的掩膜层步骤包括：在所述伪位线层上形成多个分立的核心部；形成覆盖所述核心部顶部和侧壁以及所述伪位线层的侧墙膜；对所述侧墙膜进行刻蚀处理，形成位于所述核心部的相对的侧壁的侧墙层；去除所述核心部，所述侧墙层作为所述图形化的掩膜层。9.根据权利要求1所述的存储器的制造方法，其特征在于，去除所述伪位线结构的工艺中，所述伪位线结构的材料与所述牺牲层的材料的刻蚀选择比为5-15。10.根据权利要求9所述的存储器的制造方法，其特征在于，所述牺牲层的材料包括氧化硅。11.根据权利要求1所述的存储器的制造方法，其特征在于，在形成所述牺牲层前，还包括：在所述伪位线结构及所述伪位线接触层的侧壁形成介质层，所述介质层的材料与牺牲层的材料不同；形成的所述牺牲层还位于所述介质层的侧壁表面。12.根据权利要求11所述的存储器的制造方法，其特征在于，所述介质层的材料包括低介电常数材料。13.根据权利要求1所述的存储器的制造方法，其特征在于，在所述位线接触层上形成位线导电部，形成所述位线导电部的步骤包括：在所述位线接触层上的通孔的底部及侧壁形成阻挡层；在所述阻挡层的上表面形成导电层。2CN114256155A权利要求书2/2页14.根据权利要求13所述的存储器的制造方法，其特征在于，形成所述位线导电部后，还包括：在所述位线导电部的顶部形成绝缘盖层；形成所述绝缘盖层后，去除所述牺牲层；去除所述牺牲层后，在所述位线导电部和绝缘盖层的表面形成保护层。15.一种采用如权利要求1-14任一项所述的制造方法制造的存储器，其特征在于，包括：基底以及多个分立的位线接触层，所述基底内具有多个有源区，且每一所述位线接触层与所述有源区电连接；位线导电部，所述位线导电部位于所述位线接触层的顶部。