基于单片FPGA的弹载SAR成像系统架构设计.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN105844580A(43)申请公布日2016.08.10(21)申请号201610156968.2(22)申请日2016.03.18(71)申请人西安电子科技大学地址710071陕西省西安市太白南路2号(72)发明人丁金闪梁毅陈文俊王敏(74)专利代理机构西安睿通知识产权代理事务所(特殊普通合伙)61218代理人惠文轩(51)Int.Cl.G06T1/20(2006.01)权利要求书2页说明书6页附图7页(54)发明名称基于单片FPGA的弹载SAR成像系统架构设计(57)摘要本发明属于雷达信号处理领域，公开了一种基于单片FPGA的弹载SAR成像系统架构设计，单片FPGA包括处理模块PS和可编程逻辑模块PL，PS模块中设置有双核ARM和DDR存储器，PL模块中设置有FPGA模块、RAM模块和DMA模块，FPGA模块用于获取中频数字回波信号，进行数字下变频、距离向脉冲压缩，并将结果存储于RAM模块；ARM核0对距离脉压图像数据依次进行多普勒中心估计、距离走动校正、距离弯曲校正、多普勒调频估计；FPGA模块对距离向校正后的图像数据进行运动误差补偿、方位非线性变标和方位向脉冲压缩；ARM核1还用于对方位脉压图像数据进行多视处理和量化处理，得到SAR图像数据。CN105844580ACN105844580A权利要求书1/2页1.一种基于单片FPGA的弹载SAR成像系统架构设计，其特征在于，所述单片FPGA包括处理模块PS和可编程逻辑模块PL，所述处理模块PS中设置有双核ARM和DDR存储器，所述可编程逻辑模块PL中设置有FPGA模块、RAM模块和DMA模块，所述双核ARM包含ARM核0和ARM核1，所述系统架构设计包括：FPGA模块用于获取中频数字回波信号，对所述中频数字回波信号进行数字下变频，得到原始图像数据，并对所述原始图像数据进行距离向脉冲压缩，得到距离脉压图像数据，将所述距离脉压图像数据存储于所述RAM模块；所述DMA模块用于将所述RAM模块中的距离脉压图像数据传送到所述DDR存储器中；所述ARM核0用于获取所述DDR存储器中的距离脉压图像数据，对所述距离脉压图像数据依次进行多普勒中心估计、距离走动校正和距离弯曲校正，得到距离向校正后的图像数据；再将所述距离向校正后的图像数据存储于所述DDR存储器中，并对所述距离向校正后的图像数据进行多普勒调频估计，得到方位运动补偿函数；所述DMA模块还用于将所述DDR存储器中的距离向校正后的图像数据传送到所述RAM模块中；所述FPGA模块还用于从所述RAM模块中获取所述距离向校正后的图像数据，并根据所述方位运动补偿函数对所述距离向校正后的图像数据进行运动误差补偿、方位非线性变标和方位向脉冲压缩，得到方位脉压图像数据；再将所述方位脉压图像数据存储于所述RAM模块中；所述DMA模块还用于将所述RAM模块中的方位脉压图像数据传送到所述DDR存储器中；所述ARM核1用于获取所述DDR存储器中的方位脉压图像数据，并对所述方位脉压图像数据进行多视处理和量化处理，得到SAR图像数据。2.根据权利要求1所述的一种基于单片FPGA的弹载SAR成像系统架构设计，所述ARM核0用于数据处理，所述ARM核1还用于时序控制。3.根据权利要求1所述的一种基于单片FPGA的弹载SAR成像系统架构设计，所述处理模块PS中还设置有高性能/带宽AXI端口HP口，其特征在于，所述DMA模块用于将所述RAM模块中的距离脉压图像数据通过所述HP口传送到所述DDR存储器中。4.根据权利要求1所述的一种基于单片FPGA的弹载SAR成像系统架构设计，所述处理模块PS上还设置有加速器一致性端口ACP口，其特征在于，所述DMA模块用于将所述DDR存储器中的距离向校正后的图像数据通过所述ACP口传送到所述RAM模块中。5.根据权利要求1所述的一种基于单片FPGA的弹载SAR成像系统架构设计，所述处理模块PS中还设置有通用AXI端口GP口，其特征在于，所述DMA模块通过所述GP口进行初始化和传输控制。6.根据权利要求1所述的一种基于单片FPGA的弹载SAR成像系统架构设计，其特征在于，所述ARM核0和所述ARM核1共享所述DDR存储器。7.根据权利要求1所述的一种基于单片FPGA的弹载SAR成像系统架构设计，其特征在于，所述ARM核1在对所述方位脉压图像数据进行多视处理和量化处理时，ARM核0还用于接收所述DMA模块传送的下一轮距离脉压图像数据，并对所述距离脉压图像数据进行多普勒中心估计、距离走动校正和距离弯曲校正。8.根据权利要求1所述的一种基于单片FPGA的弹载SAR成像系统架构设计，其特征在2CN105844580A权利要求书2/2页于，DDR存储器分为以下存储区