预览加载中,请您耐心等待几秒...
1/10
2/10
3/10
4/10
5/10
6/10
7/10
8/10
9/10
10/10

亲,该文档总共21页,到这已经超出免费预览范围,如果喜欢就直接下载吧~

如果您无法下载资料,请参考说明:

1、部分资料下载需要金币,请确保您的账户上有足够的金币

2、已购买过的文档,再次下载不重复扣费

3、资料包下载后请先用软件解压,在使用对应软件打开

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN109921823A(43)申请公布日2019.06.21(21)申请号201910161097.7(22)申请日2019.03.04(71)申请人中国人民解放军军事科学院国防科技创新研究院地址100071北京市丰台区东大街53号(72)发明人王建曹璐李献斌范广腾朱效洲(74)专利代理机构北京奥文知识产权代理事务所(普通合伙)11534代理人张文苗丽娟(51)Int.Cl.H04B1/708(2011.01)H04B1/69(2011.01)权利要求书3页说明书13页附图4页(54)发明名称扩频信号伪码快速捕获装置及捕获方法(57)摘要本发明公开了一种扩频信号伪码快速捕获装置及捕获方法。该捕获装置包括:N点FFT计算单元、数据缓存单元、伪码频谱存储单元、加权系数存储单元、数据读取单元、数据处理单元、B点IFFT计算单元、以及码相位与多普勒估计单元,该捕获装置采用频域混合降采样联合并行捕获方法,通过各个单元配合完成信号捕获。本发明的扩频信号伪码快速捕获装置及捕获方法采用频域混合降采样联合并行捕获方法,通过对互相关序列对应的频域序列进行混合降采样,能够以较低的计算代价快速估计出相关峰的位置,无需计算所有的互相关结果;且只需一个N点FFT计算单元和一个B点IFFT计算单元,能够以低硬件开销实现对码相位和载波频率的二维并行搜索,显著缩短伪码捕获时间。CN109921823ACN109921823A权利要求书1/3页1.一种扩频信号伪码快速捕获装置,其特征在于,所述捕获装置包括:N点FFT计算单元(1)、数据缓存单元(2)、伪码频谱存储单元(3)、加权系数存储单元(4)、数据读取单元(5)、数据处理单元(6)、B点IFFT计算单元(7)、以及码相位与多普勒估计单元(8);所述N点FFT计算单元(1)用于求解接受到的复基带信号所对应的频谱,并将计算结果送至所述数据缓存单元(2);所述数据缓存单元(2)用于接收所述N点FFT计算单元(1)连续输出的计算结果及相关变量,并产生多个频谱数值,所述数据缓存单元(2)将多个所述频谱数值送至所述数据处理单元(6);所述伪码频谱存储单元(3)用于存储本地伪码的频谱数据;所述加权系数存储单元(4)用于存储加权系数;所述数据读取单元(5)用于产生数据缓存单元读地址、伪码频谱存储单元读地址和加权系数存储单元读地址;所述数据处理单元(6)基于所述数据缓存单元读地址从所述数据缓存单元(2)读取多个所述频谱数值、基于所述伪码频谱存储单元读地址从所述伪码频谱存储单元(3)读取所述本地伪码的频谱数据、以及基于所述加权系数存储单元读地址从所述加权系数储存单元读取所述加权系数,并利用所述频谱数值、所述本地伪码的频谱数据和所述加权系数计算得到所述B点IFFT计算单元(7)的输入序列,并将所述输入序列送至所述B点IFFT计算单元(7);所述B点IFFT计算单元(7)用于计算所述输入序列的IFFT变换结果,并将所述变换结果送至所述码相位与多普勒估计单元(8);所述码相位与多普勒估计单元(8)用于确定并输出多普勒频率估计值和码相位估计值。2.根据权利要求1所述的扩频信号伪码快速捕获装置,其特征在于,所述N点FFT计算单元(1)采用单路延迟反馈串行流水线结构,所述单路延迟反馈串行流水线结构包括log2N级计算单元,N为2的整数次幂;所述log2N级计算单元中的第k级计算单元包括移位寄存器、Radix-2蝶形运算器、只读存储器、复数乘法器和数据选择器,1≤k<log2N;所述移位寄存器的长度为N/2k,所述移位寄存器用于缓存输入所述N点FFT计算单元(1)的输入数据;所述Radix-2蝶形运算器由复数加法器和复数减法器配合构成,所述Radix-2蝶形运算器用于对所述N点FFT计算单元(1)的输入数据进行蝶形运算;所述只读存储器用于存储旋转因子;所述复数乘法器利用所述旋转因子对蝶形运算结果进行旋转因子加权,并将处理后的蝶形运算结果送至下一级计算单元;所述数据选择器包括两个,两个所述数据选择器中一个用于控制进入所述移位寄存器的输入数据,另一个用于控制进入所述复数乘法器的蝶形运算结果。3.根据权利要求2所述的扩频信号伪码快速捕获装置,其特征在于,所述数据缓存单元(2)包括存储阵列、地址生成模块、数据差分模块和数据恢复模块;所述存储阵列包括两组,每组所述存储阵列包括p+1个深度为N的存储器,p+1个所述存2CN109921823A权利要求书2/3页储器包括两个基准存储器和p-1个增量存储器,两组所述存储阵列采用乒乓策略进行控制,用于保证两组所述存储阵列处于不同工作模式,以实现对新计算结果缓存和原计算结果处理的并行执行;所述地址生成模块用于在所述N点FFT计算单元(1