一种用于符合多普勒展宽谱测量的指令系统及控制方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN113341227A(43)申请公布日2021.09.03(21)申请号202110597636.9(22)申请日2021.05.31(71)申请人武汉大学地址430072湖北省武汉市武昌区珞珈山武汉大学(72)发明人董俊岐王柱(74)专利代理机构武汉科皓知识产权代理事务所(特殊普通合伙)42222代理人彭艳君(51)Int.Cl.G01R23/167(2006.01)权利要求书2页说明书5页附图3页(54)发明名称一种用于符合多普勒展宽谱测量的指令系统及控制方法(57)摘要本发明涉及核电子学技术，具体涉及一种用于符合多普勒展宽谱测量的指令系统及控制方法，该系统包括可编程放大器、高速ADC、FPGA数字脉冲分析系统和上位机；FPGA数字脉冲分析系统包括指令集以及用于执行指令的控制器，与控制器连接的双通道滤波与幅度提取模块、千兆以太网发送模块、参数池、数据缓冲区、发送选择器、千兆以太网接收模块和指令校验模块。该系统的控制通过指令来指导控制器完成对整个FPGA数字脉冲分析系统的控制功能，替代了单片机，同时消除了通信速率的瓶颈，使得FPGA数字脉冲分析系统可以同时向上位机发送多种数据而不互相干扰。控制器也可以接收上位机的指令，对任何需要修改的参数进行实时灵活的调整。CN113341227ACN113341227A权利要求书1/2页1.一种用于符合多普勒展宽谱测量的指令系统，包括可编程放大器、高速ADC、FPGA数字脉冲分析系统和上位机；其特征在于：FPGA数字脉冲分析系统包括指令集以及用于执行指令的控制器，与控制器连接的双通道滤波与幅度提取模块、千兆以太网发送模块、参数池、数据缓冲区、发送选择器、千兆以太网接收模块和指令校验模块，参数池分别与双通道滤波与幅度提取模块和数据缓冲区相连；以太网接收模块分别与指令校验模块和参数池相连；可编程放大器、高速ADC和上位机均与FPGA数字脉冲分析系统连接。2.根据权利要求1所述用于符合多普勒展宽谱测量的指令系统，其特征在于：可编程放大器包括第一、第二可编程放大器，高速ADC包括第一、第二高速ADC，数据缓冲区包括第一、第二幅度与时间缓冲区、原始数字波形缓冲区、滤波后数字波形缓冲区以及参数发送缓冲区；双通道滤波与幅度提取模块包括第一、第二滤波模块、计时器、第一、第二通道选择器、第一、第二DAC驱动模块、原始脉冲发送控制器和滤波后脉冲发送控制器；控制器与参数池相连，与第一、第二DAC驱动模块相连，与第一、第二滤波模块相连，与原始脉冲发送控制器和滤波后脉冲发送控制器相连，与发送选择器相连，与第一、第二通道选择器相连，与千兆以太网发送模块相连；参数池与参数发送缓冲区相连，与第一，第二滤波模块相连，与第一，第二DAC驱动模块相连，与原始数字波形缓冲区和原始脉冲发送控制器相连，与滤波后数字波形缓冲区和滤波后脉冲发送控制器相连；第一、第二幅度与时间缓冲区、原始数字波形缓冲区、滤波后数字波形缓冲区以及参数发送缓冲区均分别与控制器和发送选择器相连，发送选择器与以太网发送模块相连；第一滤波模块与计时器相连，与第一时间与幅度缓冲区相连，与第一通道选择器相连；第二滤波模块与计时器相连，与第二时间与幅度缓冲区相连，与第一通道选择器相连，计时器与第一时间与幅度缓冲区相连，第一通道选择器与滤波后数字波形缓冲区相连；第一DAC驱动模块与第一幅度调节电路相连，第一幅度调节电路与第一可编程放大器相连，第一可编程放大器分别与第一探测器和第一高速ADC相连；第二DAC驱动模块与第二幅度调节电路相连，第二幅度调节电路与第二可编程放大器相连，第二可编程放大器分别与第二探测器和第二高速ADC相连；第一高速ADC与第一滤波模块相连，与第二通道选择器相连，第二高速ADC与第二滤波模块相连，与第二通道选择器相连，第二通道选择器与原始脉冲缓冲区相连；原始脉冲发送控制器与原始数字波形缓冲区相连，滤波后脉冲发送控制器与滤波后数字波形缓冲区相连。3.基于权利要求1‑2任意一项所述用于符合多普勒展宽谱测量的指令系统的控制方法，其特征在于：包括以下步骤：步骤1、将指令集写入上位机源代码，将源代码编译成可执行程序；触发上位机特定事件，上位机通过以太网，将指令以及需要修改的参数发送至FPGA数字脉冲分析系统；步骤2、千兆以太网接收模块解析数据包，将指令与参数分别送至指令校验模块与参数池的输入端口上；指令校验模块对指令进行检验，如果指令不属于步骤1写入的指令集或指令在传输过程中出错，则丢弃指令，否则，将指令送往控制器；步骤3、控制器对指令进行解析，得到控制信号，控制信号实时传送至对应的受控模块或是直接作用于组合电路上；2CN113341227A权利要求书2/2页受控模块对控制信号做出响应