对PLD进行边界扫描(JTAG)故障诊断.docx

编号：时间：2021年x月x日书山有路勤为径学海无涯苦作舟页码：对PLD进行边界扫描（JTAG）故障诊断摘要：结合自适应算法、CX-TB导通测试算法以及二进制计数测试序列给出了用软件控制EPM9320LC84边界扫描链路以输出图形并采集引脚对图形的响应然后通过比较输出测试图形与采集测试图形的差异实现芯片I／O引脚印刷电路板故障的诊断方法。该测试图形便于实现测试方法快捷、通用性强诊断结果准确故障覆盖率高。文中在以ＰＣ机作为边界扫描测试向量生成和故障诊断的基础上对单芯片——EPM9320LC84的印刷电路板故障诊断进行了一些讨论。关键词：边界扫描；故障诊断；测试图形IEEE1149.1标准规定的边界扫描技术是针对复杂数字电路而制定的。标准中的自治测试技术现已成为数字系统可测性设计的主流。在利用边界扫描技术对芯片印刷电路板进行测试时单芯片与多芯片电路板虽有相同点但也有不同点。因为多芯片的电路板可以将几个芯片分别作为测试向量进行发送和接收而单芯片电路板则只需要一个集发送、接收于一体的芯片。本文在以ＰＣ机作为边界扫描测试向量生成和故障诊断的基础上对单芯片ＥＰＭ９３２０ＬＣ８４的印刷电路板故障诊断进行了讨论。１ＥＰＭ９３２０ＬＣ８４的结构和性能１．１主要性能ＥＰＭ９３２０ＬＣ８４是Ａｌｔｅｒａ公司生产的ＥＰＬＤ器件它的主要性能如下：●内含ＪＴＡＧ边界扫描测试电路。●在５Ｖ电源条件下ＪＴＡＧ接口可编程。●所有的Ｉ／Ｏ均可在３．３Ｖ或５Ｖ电源下工作并且在引脚处都有输入／输出寄存器。●ＡｌｔｅｒａＭＡＸ＋ＰＬＵＳⅡ开发系统可提供软件设计支持该开发系统可工作在４８６ＰＣ机、奔腾ＰＣ机、ＳｕｎＳＰＡＲＣ工作站、ＨＰ９０００系列７００工作站、ＩＢＭＲＩＳＣ系统／６０００或ＤＥＣＡｌｐｈａＡＸＰ工作站上。●利用ＥＤＩＦ、ＶｅｒｉｌｏｇＨＤＬ、ＶＨＤＬ和其它软件可通过ＣＡＥ工具（如ＯｒＣＡＤ）提供仿真支持。１．２管脚说明图１是ＥＰＭ９３２０ＬＣ８４的引脚图其功能如下：ＶＣＣ、ＶＰＰ：芯片电源端。ＧＮＤ:芯片地端。Ｉ／Ｏ：输入／输出引脚。ＩＮ１～ＩＮ４:专用输入引脚。ＴＣＫＴＭＳ：分别为时钟测试和测试模式选择端。：测试模式选择端。ＴＤＩＴＤＯ分别为测试数据输入、输出端。其中ＴＣＫ、ＴＭＳ、ＴＤＩ、ＴＤＯ为ＪＴＡＧ边界扫描接口它们和芯片内部的边界扫描寄存器５０４个数据捕获寄存器１６８个数据更新寄存器一个指令捕获寄存器一个指令更新寄存器链形成的边界扫描结构一起可用于芯片内部和外部测试。２测试系统配置把ＢｙｔｅＢｌａｓｔｅｒ下载电缆连到ＰＣ机的打印并口可实现ＰＣ机并口与ＪＴＡＧ接口的互连。ＰＣ机可用软件来控制边界扫描接口以完成边界扫描测试任务。利用ＶＣ＋＋语言可编写ＭＦＣ应用程序（内容主要包括：ＴＡＰ控制类、测试向量生成、发送、采集类、故障诊断类等）以达到人机交互、故障诊断、数据管理三个方面的要求。３数据发送与数据采集３．１数据发送通过ｅｘｔｅｓｔ模式发送数据时。可在移位阶段将捕获寄存器的数据移出同时将测试图形移入。而在更新阶段测试图形从捕获寄存器传送到更新寄存器再由更新寄存器驱动测试信号并将其输出至Ｉ／Ｏ引脚。对于单芯片电路板来说无论是输入引脚还是在引脚发送测试图形时其控制三态均应为输出状态即令ＯＥＪ更新寄存器为１。３．２数据采集数据采集的目的是得到引脚对测试图形的响应。如果引脚正确输出的测试图形就等于采集到的测试图形如果引脚出现故障两者必有差异。由于采集到的测试数据就是故障诊断的依据所以能否正确、合理地采集到数据是数据采集的关键。单芯片电路板不像多芯片那样利用ｓａｍｐｌｅ模式采集数据而是仍旧利用ｅｘｔｅｓｔ模式来采集数据。图２是利用ｓａｍｐｌｅ模式采集数据的原理图。在捕获阶段由ＯＥＪ和ＯＵＴＪ来控制三态门状态以使电路板上三态输入引脚为高阻状态三态输出引脚为输出状态。由于采集的数据是引脚的实际状态而不是引脚对输出测试图形的响应故用ｓａｍｐｌｅ模式不能正确地采集测试图形以用于故障诊断。图３是利用ｅｘｔｅｓｔ模式在捕获阶段进行数据采集的示意图图中的三态门受ＯＥＪ、ＯＵＴＪ更新寄存器控制而这两个寄存器的数值是发送测试图形时的值三态有效。所以它所采集的数据即为引脚对测试图形的响应可以满足采集要求。４测试算法电路板常见故障模型有呆滞型故障、固定开路故障和短路故障。为了消除误判和混淆故障及提高诊断速度可在算法上结合电路结构对自适应算法和ＣＸ－ＴＢ导通测试算法以及二进制计数测试序列进行改进以对引脚全部的短路故障、呆滞故障进行完备诊断。具体步骤如下：（１）引脚分类电路图中的引脚可分为输入、输出、输入／输出、空闲、专用输入、地／