基于FPGA的高速PID控制器设计与仿真.doc

基于FPGA的高速PID控制器设计与仿真

在CNC(电脑数控)加工、激光切割、自动化磨辊弧焊系统、步进／伺服电机控制及其他由电机控制的机械组装定位运动控制系统中，PID控制器应用得非常广泛。其设计技术成熟，长期以来形成了典型的结构，参数整定方便，结构更改灵活，能满足一般控制的要求。

此类运动控制系统的被控量常为速度、角度等模拟量，被控量与设定值之间的误差值经离散化处理后，可由数字PID控制器实现的控制算法加以运算，最后再转换为模拟量反馈给被控对象，这就是PID控制中常用的近似逼近原理。

采用这种结构设计的控制系统，其性能只能与原连续控制系统性能接近而不会超过，逼近的精度与被变换的连续数学模型大小及采样周期长短有关[1]。特别是在高速运动控制的情况下，采样周期的影响更大，采样周期相对较长时，逼近程度才较好，但是对PID控制算法的运算速度及回路的调节时间等也提出了更高的要求。

可编程逻辑器件FPGA的逻辑门数为5000～200万个，属于大规模甚至超大规模逻辑器件，其工作频率最高可达250MHz。因此，无论从编程规模还是工作速度上，完全可以用来实现高速PID控制器。本设计使用Altera公司的Cyclone系列FPGA器件EP1C3作为硬件开发平台，对运动控制中常用的增量式数字PID控制算法进行优化处理，提高了运算速度和回路的调节时间。1增量式数字PID控制算法的FPGA实现
经典PID控制方程为：

#s嵌入http://www.baidu.com/百度$pp百度94RfbaiducukPVW

式中，KP为比例放大系数；K1为积分时间常数；KD为微分时间常数。数字PID控制算法的实现，必须用数值逼近的方法。当采样周期相当短时，用求和代替积分，用差商代替微商，使PID算法离散化，将描述连续一时间PID算法的微分方程离散化、差分、归并处理后可得：

#s嵌入http://www.baidu.com/百度$pp百度94RfbaiducukPVW

#s嵌入http://www.baidu.com/百度$pp百度94RfbaiducukPVW

#s嵌入http://www.baidu.com/百度$pp百度94RfbaiducukPVW
从(2)式可以看出，增量式数字PID算法，只要储存最近的三个误差采样值e(k)、e(k-1)、e(k-2)就足够了。实现此增量式数字PID控制算法的结构图如图1所示。
#s嵌入http://www.baidu.com/百度$pp百度94RfbaiducukPVW

#s嵌入http://www.baidu.com/百度$pp百度94RfbaiducukPVW
图1中虚线框以内的结构是三个具有移位功能的乘法器，可以使用Altera公司提供的经过严格测试和优化处理的宏功能模块LPM_MULT(M0～M2)实现。LPM_MULT是一个可定制位宽的加法／乘法器，在此，定制误差输入值e(k)的位宽为8bit，另一常量乘数q0、q1、q2为整定后的PID控制器的控制参数，位宽为6bit，乘法器输出结果位宽为14bit。QuartusII中的原理图如图2所示。
#s嵌入http://www.baidu.com/百度$pp百度94RfbaiducukPVW

#s嵌入http://www.baidu.com/百度$pp百度94RfbaiducukPVW

#s嵌入http://www.baidu.com/百度$pp百度94RfbaiducukPVW
LPM_MULT宏功能模块还可以定制运算结果输出时等待同步脉冲(clock)的个数，这就是LPM_MULT的流水线输出功能。图2中指定lpm_mult0、lpm_multl、：lpm_mult2的等待时间依次为1、2、3个同步脉冲，这种设计自然地实现了移位相乘操作；同时利用乘法器的流水线功能，提高了乘法运算的速度。优化后的功能仿真波形如图3所示。
#s嵌入http://www.baidu.com/百度$pp百度94RfbaiducukPVW

由图2、图3可见，在第K个流水线推进时钟信号clk的上跳沿，lpm_mult0输出当前时刻下的乘积运算结果steplout，lpm_multl输出K一1时刻下的乘积结果step2out，lpm_mult2输出K-2时刻下的乘积结果step3out，并行加法运算部件parallel_add的输出值为result=steplout+step2out+step3out。

2通用模／数、数／模转换器的设计与仿真
#s嵌入http://www.baidu.com/百度$pp百度94RfbaiducukPVW
为了不失系统的通用性和可扩展性，参照ADI公司8bit、半闪烁型A／D转换器AD7822的时序图，设计了通用A