基于CPLD的单片机PCI接口设计.docx

编号：时间：2021年x月x日书山有路勤为径学海无涯苦作舟页码：基于CPLD的单片机PCI接口设计摘要：详细阐述一种利用CPLD实现的8位单片机与PCI设备间的通信接口方案给出用ABELHDL编写的主要源程序。该方案在实践中检验通过。关键词：单片机CPLDPCI8位单片机在嵌入式系统中应用广泛然而让它直接与PCI总线设备打交道却有其固有缺陷。8位单片机只有16位地址线8位数据端口而PCI总线2.0规范中除了有32位地址数据复用AD[3～0]外还有FRAME、IRDY、TRDY等重要的信号线。让单片机有限的I/O端口来直接控制如此众多的信号线是不可能的。一种可行的方案就是利用CPLD作为沟通单片机与PCI设备间的桥梁充分利用CPLD中I/O资源丰富用户可自定制逻辑的优势来帮助单片机完成与PCI设备间的通信任务。1PCI接口设计原理1.1PCI总线协议简介这里只讨论PCI总线2.0协议其它协议仅仅是在2.0的基础上作了一些扩展仅就单片机与PCI设备间的通信来说意义不大。PCI总线是高性能局部总线工作频率0～33MHz可同时支持多组外围设备。在这里我们只关心单片机与一个PCI设备间通信的情况而且是以单片机与CPLD一方作为主控方另一方作为PCI从设备。这样做的目的是为了简化问题降低系统造价。PCI总线上信号线虽多但并不是每个信号都要用到。实际上PCI设备也并不会支持所有的信号线比如错误报告信号PERR与SERR在网卡中就不支持。我们可以针对具体的应用选择支持其中部分信号线还有一些信号线可以直接连电源或接地。下面简单介绍一下常用信号线的功能。AD[31～0]：地址数据多路复用信号。在FRAME有效的第一个周期为地址在IRDY与TRDY同时有效的时候为数据。C/BE[3～0]：总线命令与字节使能控制信号。在地址其中传输的是总线命令；在数据期内是字节使能控制信号表示AD[31～0]中那些字节是有效数据。表1是总线命令编码的说明。表1总线命令表C/BE[30]#命令类型说明C/BE[30]#命令类型说明0000中断应答1000保留0001特殊周期1001保留0010I/O读1010配置读0011I/O写1011配置写0100保留1100存储器多行读0101保留1101双地址周期0110存储器读1110存储器一行读0111存储器写1111存储器写并无效PCI总线上所有的数据传输基本上都由以下三条信号线控制。FRAME：帧周期信号。由主设备驱动表示一次访问的开始和持续时间FRAME有效时（0为有效下同）表示数据传输进行中失效后为数据传输最后一个周期。IRD：主设备准备好信号。由主设备驱动表示主设备已经准备好进行数据传输。TRDY：从设备准备好信号。由从主设备驱动表示从设备已经准备好进行数据传输。当IRDY与TRDY同时有效时数据传输才会真正发生。另外还有IDSEL信号用来在配置空间读写期间作为片选信号。对于只有一个PCI从设备的情况它总可以接高电平。IDSEL信号由从设备驱动表示该设备已成为当前访问的从设备可以不理会。在PCI总线上进行读写操作时PCI总线上的各种信号除了RST、IRQ、IRQC、IRQ之外只有时钟的下降沿信号会发生变化而在时钟上升沿信号必须保持稳定。1.2CPLD设计规划出于对单片机和CPLD处理能力和系统成本的考虑下面的规划不支持PCI总线的线性突传输等需要连续几个数据周期的读写方式而仅支持一个址周期加一个数据周期的读写方式。对于大部分应用而言这种方式已经足够了。图1与图2是经过简化后的PCI总线读写操作时序。在CPLD内设有13个8位寄存器用来保存进行一次PCI总线读写时所需要的数据其中pci_address0～pci_address3是读写时的地址数据；pcidatas0～pci_datas3是要往PCI设备写的数据；pci_cbe[3～0]保存地址周期时的总线命令pci_cbe[7～4]保存数据周期时的字节使能命令；pci_data0～pci_data3保存从PCI设备返回的数据；pci_request是PCI总线读写操作状态寄存器用于向单片机返回一些信息。当单片机往pci_cbe寄存器写入一个字节的时候会复位CPLD中的状态机触发CPLD进行PCI总线的读写操作；单片机则通过查询pci_request寄存器得知读写操作完成再从pci_data寄存器读出PCI设备返回的数据。CPLD中状态机的状态转移图如图3所示。每一个状态对应FRAME与IRD信号的一种输出而其它输入输出信号线可由这两个信号线和pc