多晶硅叠层、双栅以及半导体材料叠层刻蚀方法.pdf

(19)中华人民共和国国家知识产权局*CN101908479A*(12)发明专利申请(10)申请公布号CNCN101908479101908479A(43)申请公布日2010.12.08(21)申请号201010198424.5(22)申请日2010.06.11(71)申请人上海宏力半导体制造有限公司地址201203上海市张江高科技园区郭守敬路818号(72)发明人张振兴奚裴(74)专利代理机构上海思微知识产权代理事务所(普通合伙)31237代理人郑玮(51)Int.Cl.H01L21/3065(2006.01)H01L21/28(2006.01)权利要求书1页说明书5页附图6页(54)发明名称多晶硅叠层、双栅以及半导体材料叠层刻蚀方法(57)摘要本发明提供了一种多晶硅叠层刻蚀方法、双栅刻蚀方法以及半导体材料叠层刻蚀方法。所述多晶硅叠层刻蚀方法包括：光刻胶涂覆步骤，用于在顶部多晶硅层上涂覆光刻胶；曝光步骤，用于对光刻胶进行曝光以得到光刻胶图案；第一刻蚀步骤，用于以执行曝光步骤之后得到的光刻胶图案为掩模刻蚀顶部多晶硅层，以使得刻蚀后的顶部多晶硅层的截面形成一个上窄下宽的梯形；以及第二刻蚀步骤，用于以执行曝光步骤之后得到的光刻胶图案为掩模刻蚀底部多晶硅层。根据本发明的刻蚀方法，所得到的多晶硅叠层的侧壁能够相对比较垂直，消除了侧壁上的倒凹；并且，本发明的刻蚀方法还保证了不会出现底部多晶硅残留以及顶部多晶硅层上宽下窄的楔形轮廓。CN109847ACN101908479ACCNN110190847901908485A权利要求书1/1页1.一种多晶硅叠层刻蚀方法，包括：光刻胶涂覆步骤，用于在顶部多晶硅层上涂覆光刻胶；以及曝光步骤，用于对光刻胶进行曝光以得到光刻胶图案；所述方法的特征在于，所述方法还包括：第一刻蚀步骤，用于以得到的光刻胶图案为掩模刻蚀顶部多晶硅层，以使得刻蚀后的顶部多晶硅层的截面形成一个上窄下宽的梯形；以及第二刻蚀步骤，用于以得到的光刻胶图案为掩模刻蚀底部多晶硅层。2.根据权利要求1所述的多晶硅叠层刻蚀方法，其特征在于，采用干法刻蚀来执行第一刻蚀步骤和第二刻蚀步骤。3.根据权利要求1所述的多晶硅叠层刻蚀方法，其特征在于，采用标准流程方法来执行第二刻蚀步骤。4.根据权利要求1所述的多晶硅叠层刻蚀方法，其特征在于，在第一刻蚀步骤中，通过控制局部等离子体能量及气体流量来控制刻蚀后的顶部多晶硅层的侧壁的倾斜度。5.一种双栅半导体器件的双栅刻蚀方法，所述双栅半导体器件包括控制栅极和浮栅，其中所述方法包括：光刻胶涂覆步骤，用于在顶部多晶硅层上涂覆光刻胶；以及曝光步骤，用于对光刻胶进行曝光以得到光刻胶图案；所述方法的特征在于，所述方法还包括：第一刻蚀步骤，用于以得到的光刻胶图案为掩模刻蚀顶部多晶硅层以形成控制栅极，以使得所形成的控制栅极的侧壁的截面形成一个上窄下宽的梯形；以及第二刻蚀步骤，用于以得到的光刻胶图案为掩模刻蚀底部多晶硅层以形成浮栅。6.根据权利要求5所述的双栅刻蚀方法，其特征在于，采用干法刻蚀来执行第一刻蚀步骤和第二刻蚀步骤。7.根据权利要求5所述的双栅刻蚀方法，其特征在于，采用标准流程方法来执行第二刻蚀步骤。8.根据权利要求5所述的双栅刻蚀方法，其特征在于，在第一刻蚀步骤中，通过控制局部等离子体能量及气体流量来控制所形成的控制栅极的侧壁的倾斜度。9.根据权利要求5所述的双栅刻蚀方法，其特征在于，双栅半导体器件是存储器元件。10.一种半导体材料叠层刻蚀方法，其中所述半导体材料叠层至少包括第一半导体材料层和第二半导体材料层，并且第一半导体材料层和第二半导体材料层包含相同的半导体材料，其特征在于所述方法包括：第一刻蚀步骤，用于刻蚀第一半导体材料层，以使得刻蚀后的第一半导体材料层的截面形成一个上窄下宽的梯形；以及第二刻蚀步骤，用于刻蚀第二半导体材料层。2CCNN110190847901908485A说明书1/5页多晶硅叠层、双栅以及半导体材料叠层刻蚀方法技术领域[0001]本发明涉及半导体器件制造领域，更具体地说，本发明涉及一种多晶硅叠层刻蚀方法、以及一种采用了该多晶硅叠层刻蚀方法的双栅半导体器件的双栅刻蚀方法和半导体材料叠层刻蚀方法。背景技术[0002]在半导体器件的工艺过程中，在制造某些器件的情况下，需要制造多晶硅叠层，即层叠在一起的多层多晶硅层(其中大部分情况下主要是制造两层多晶硅层)。而且，在大多数情况下，往往希望多晶硅叠层中的各个多晶硅层是对准的，即，希望这些多晶硅层的侧壁尽量处于一条直线上。[0003]一般，在多晶硅叠层的刻蚀过程中，顶部多晶硅层首先被刻蚀，随后刻蚀底部多晶硅层。但是，在底部多晶硅层的刻蚀过程中，之前的步骤中已经刻蚀出来的顶部多晶硅层的轮廓往往会被这个后续的底部多晶硅层刻蚀工艺所影响(即，顶部多晶硅曾再次