半导体器件物理 chapter4 集成电路制造工艺.ppt

第四章集成电路制造工艺芯片制造过程图形转换：将设计在掩膜版(类似于照相底片)上的图形转移到衬底上。
掺杂：根据设计的需要，将各种杂质掺杂在需要的位置上，形成晶体管、接触等。
制膜：制作各种材料的薄膜。
硅片准备光刻（Lithography）光刻工艺流程光刻三要素：光刻胶、掩膜版和光刻机
–光刻胶又叫光致抗蚀剂，它是由光敏化合物、基体树脂和有机溶剂等混合而成的胶状液体。
–光刻胶受到特定波长光线的作用后，导致其化学结构发生变化，使光刻胶在某种特定溶液中的溶解特性改变。
正胶（曝光后可溶）：分辨率高，在超大规模集成电路工艺中，一般只采用正胶。
负胶（曝光后不可溶）：分辨率差，适于加工线宽≥3m的线条。

插图fig.4.6亮场版和暗场版曝光的几种方法图4.7图形转移：刻蚀技术干法刻蚀：主要指利用低压放电产生的等离子体中的离子或游离基(处于激发态的分子、原子及各种原子基团等)与材料发生化学反应或通过轰击等物理作用而达到刻蚀的目的。
溅射与离子束铣蚀：通过高能惰性气体离子的物理轰击作用刻蚀，各向异性性好，但选择性较差。
等离子刻蚀(PlasmaEtching)：利用放电产生的游离基与材料发生化学反应，形成挥发物，实现刻蚀。选择性好、对衬底损伤较小，但各向异性较差。
反应离子刻蚀(ReactiveIonEtching，简称为RIE)：过活性离子对衬底的物理轰击和化学反应双重作用刻蚀。具有溅射刻蚀和等离子刻蚀两者的优点，同时兼有各向异性和选择性好的优点。目前，RIE已成为VLSI工艺中应用最广泛的主流刻蚀技术。

掺杂工艺（Doping）扩散插fig.13,fig.14,fig2.8扩散方法。离子注入：将具有很高能量的杂质离子射入半导体衬底中的掺杂技术，掺杂深度由注入杂质离子的能量和质量决定，掺杂浓度由注入杂质离子的数目(剂量)决定。
离子注入的深度由注入离子的能量和离子的质量决定，可以得到精确结深，尤其是浅结。
低温（600oC）、掺杂均匀性好、离子注入剂量可精确控制，重复性好、横向扩散比纵向扩散小得多。
可以注入各种各样的元素并可以对化合物半导体进行掺杂。
多数注入离子停留在与硅晶格位置不一致的位置上，不具有电活性，需要退火处理，激发电活性。
退火（Annealing）氧化（Oxidation）氧化硅层的主要作用化学汽相淀积(CVD)常压化学汽相淀积(APCVD)
低压化学汽相淀积(LPCVD)
等离子增强化学汽相淀积(PECVD)
物理气相淀积(PVD)溅射（Sputtering）：真空系统中充入惰性气体，在高压电场作用下，气体放电形成的离子被强电场加速，轰击靶材料，使靶原子逸出并被溅射到晶片上。
图形转移：
–光刻：接触光刻、接近光刻、投影光刻、电子束光刻
–刻蚀：干法刻蚀、湿法刻蚀
掺杂：
–离子注入退火
–扩散
制膜：
–氧化：干氧氧化、湿氧氧化等
–CVD：APCVD、LPCVD、PECVD
–PVD：蒸发、溅射工艺集成：NMOS晶体管热扩散法制备工艺流程集成电路制造工艺可分为光刻、掺杂、氧化、淀积四大类，每一类各包括什么工艺技术？
光刻的工艺步骤是什么？