微机原理(定时计数器)概要.ppt

第五章定时计数器5.1概述1.定时功能的实现方法2.定时器和计数器接口电路：微机可以通过接口电路接收外部设备送 来的信息或将信息发送给外部设备。
分类：可以提供使微机正常工作所需要的辅助 电路；
输入/输出接口电路包括并行接口、串行接口、 专用接口等，
提供CPU与接口直接进行操作的“通道”
每个部件或接口内部都包含有一组寄存器，这些寄存器通常称为端口，每个端口有一个端口地址。I/O接口的典型结构端口通常分为三类：
用来传输数据的称为数据端口；
用来存放设备或者部件状态的称为状态端口；
用来存放CPU发出的命令的称为控制端口。
CPU通过数据端口完成数据传输，因此，数据端口一般是可读可写的；
CPU通过状态端口可以检测外设和接口部件当前的状态，因此，状态端口一般是只读的；
CPU通过控制端口传输命令以便控制接口和设备的动作，因此，控制端口一般是只写的。5.2可编程定时器/计数器82538253的功能与结构8253的内部结构8253的引脚1.计数器2.计数器的3个引脚3.与处理器接口5.2.28253的初始化编程1.写入方式控制字2.写入计数值3.读取计数值4.8253的编程命令5.读取通道当前的计数值例：设三个计数器的端口地址为70H、71H、72H，控制寄存器端口地址73H。读出计数器0的当前计数值，放在BX中5.2.38253的工作方式在这种方式下，写入控制字之后，输出端OUT为低电平作为初始电平，并且在计数值到达0之前一直保持低电平。
在写入计数初值到预置寄存器后的下一个脉冲下降沿,计数初值经预置寄存器装入减1计数器,计数器开始计数,CLK引脚上每来一个脉冲,计数器的计数值减1。当计数到达0时，输出端OUT为高电平，并且一直保持高电平，除非写入新的计数值。
计数结束时，OUT输出一个从低到高的信号，可作为中断请求信号使用，在中断服务程序中对其写入新的计数值，故方式0又称为“计数结束中断”方式。
GATE信号可控制计数过程：GATE为高时，允许计数；GATE为低时，暂停计数。当GATE重新为高电平时，接着当前的计数值继续计数！(只有方式0！）。
计数期间重置计数值，则在写入新计数值后重新开始计数过程。方式0：计数结束中断写入控制字之后，输出端OUT以高电平作为起始电平，计数初值送到初值寄存器后，计数器等待门控信号触发，门控信号GATE上升沿到来时，边沿触发器触发，在其后时钟脉冲的下降沿时，计数初值送到计数执行部件，输出端OUT变为低电平，开始计数并在计数到达0以前一直保持低电平。计数到0，OUT输出变高。若再次触发，计数初值重装计数执行部件，则可再产生一个单稳脉冲。 计数过程中写入新计数值，将不影响当前计数；但若再次由GATE触发启动，则按新值开始计数。
计数过程结束前再次触发，则重装初值，从头开始计数。GATE触发后变为低不影响计数过程。方式1：可编程单稳脉冲写入控制字之后，输出端OUT变为高电平作为初始状态，当计数初值写入初值寄存器后，下一个时钟脉冲的下降沿时，计数器初值被写到计数执行部件，然后计数执行部件作减1计数。计数过程中OUT始终保持高电平，减到1（不是减到0）时，输出OUT变为低电平。经过一个CLK周期OUT恢复为高，初值重装计数器且计数器开始重新计数。
计数过程中装入新值，不影响现行计数；但从下个周期开始按新计数值计数。
GATE为低电平，将禁止计数，并使OUT为高，GATE变高电平，计数器重装初值，开始计数。方式2：频率发生器（分频器）写入控制字之后，输出端OUT出现高电平作为起始电平。计数初值送到初值寄存器后，下一个时钟脉冲到来时，计数执行部件获得初始计数值，并开始作减1计数。当计数计到一半时，输出变为低电平，计数器继续作减1计数，计数到终值时，输出变为高电平，从而完成一个周期。之后，马上自动进入下一个周期。由此不断进行下去，产生周期为N个时钟脉冲宽度的输出。若计数值为奇数，则前一半多一个时钟脉冲的时间(N/2+1)输出为高，随后(N/2-1)输出为低。
计数过程中GATE应保持高电平。GATE变低停止计数，GATE由低变高后重装初值并开始计数。方式3：方波发生器写入控制字之后，输出端OUT变为高电平作为初始电平，计数初值送到初值寄存器，再经过一个时钟周期，计数执行部件获得计数初值，并开始计数。当计数器减到0的时候，输出端OUT变为低电平，此低电平持续一个时钟周期，然后又自动变为高电平并一直维持高电平。一般将此负脉冲作为选通信号。当计数值N被送到计数初值寄存器后，在下一个时钟周期，计数初值被送到计数执行部件，之后，计数执行部件作减1计数，又经过N个时钟周期后，才输出一个负脉冲作为选通脉冲。这种方式计数是一次性的。只有在输入新的计数值后，才能开始新的计数。方式4：软件触发选通信号写入控制字之后