计算机组成原理阵列乘法器课程设计报告.docx

课程设计

教学院计算机学院课程名称计算机组成原理题目4位乘法整列设计专业计算机科学与技术班级2014级计本非师班姓名唐健峰同组人员黄亚军指导教师

2016年10月5日
课程设计概述
课设目的
计算机组成原理是计算机专业的核心专业基础课。课程设计属于设计型实验，不仅锻炼学生简单计算机系统的设计能力，而且通过进行设计及实现，进一步提高分析和解决问题的能力。
同时也巩固了我们对课本知识的掌握，加深了对知识的理解。在设计中我们发现问题，分析问题，到最终的解决问题。凝聚了我们对问题的思考，充分的锻炼了我们的动手能力、团队合作能力、分析解决问题的能力。
设计任务
设计一个4位的二进制乘法器：
输入信号：4位被乘数A（A1,A2,A3,A4）,4位乘数B（B1,B2,B3,B4）,
输出信号：8位乘积q(q1,q2,q3,q4,q5,q6,q7,q8).
设计要求
根据理论课程所学的至少设计出简单计算机系统的总体方案，结合各单元实验积累和课堂上所学知识，选择适当芯片，设计简单的计算机系统。
制定设计方案：
我们小组做的是4位阵列乘法器，4位阵列乘法器主要由求补器和阵列全加器组成。
客观要求
要掌握电子逻辑学的基本内容能在设计时运用到本课程中，其次是要思维灵活遇到问题能找到合理的解决方案。小组成员要积极配合共同达到目的。
实验原理与环境
1.实验原理
计算机组成原理，数字逻辑，maxplus2是现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。它是作为专用集成电路（ASIC）领域中的一种半定制电路而出现的，既解决了定制电路的不足，又克服了原有可编程器件门电路数有限的缺点。
用乘数的每一位去乘被乘数，然后将每一位权值直接去乘被乘数得到部分积，并按位列为一行每一行部分积末位与对应的乘数数位对齐，体现对应数位的权值，将各次部分积求和得到最终的对应数位的权值。
2.实验环境
双击maxplu2II软件图标，启动软件
（1）.新建工程，flie->newproject....，出现存储路径的选项框，指定项目保存路径并且为工程命名，第三行设置实体名，保持与工程名一致。点击OK

（2）．原理图输入(1)建立图形输入文件在图1-16中的File菜单的project项下选择“New…”，出现图1-18所示的对话框

选择“GraphicEditorfile”后，单击“OK”，出现图1-19即可开始建立图形输入文件

（3）.调入元件符号在图1-19图形编辑区双击鼠标左键可打开“Entersymbol”对话框，如图1-20所示。在该对话框你可选择需要输入的元件/逻辑符号。例如你可选择一个计数器，一个与门等

总体方案设计
总体结构图

图3总体结构图一
根据an与bn的乘积，然后相应的am与bm与运算，可得到qn的值，最后按从大到小的顺序排列qn，即为计算结果。如下所示：
1 1 0 0
* 0 1 0 1
1 1 0 0
0 0 0 0
1 1 0 0
0 0 0 0
0 1 1 1 1 0 0
即为十进制的12*5=60
设计方案
（1）为了进一步提高乘法运算速度，可采用类似人工计算的方法，阵列的每一行送入乘数Y的每一数位，而各行错开形成的每一斜列则送入被乘数的每一数位。
（2）4×4阵列乘法器可以由一定数量的4个输入加法器构成的；
（3）4个输入加法器可以由多个全加1器（74283）构成；
详细设计与实现
4*4乘法的设计主要包括以下几个主要的模块的设计
一位全加器的设计与实现
一位全加器的逻辑图，如下图所示：

图5一位全加器的逻辑图

四位及八位求补电路的设计原图：
四位求补电路的逻辑图，如下图所示：

图6四位求补电路的逻辑图
八位求补电路的逻辑图，如下图所示：

图7八位求补电路的逻辑图

阵列乘法器的设计:
4×4阵列乘法器的逻辑图，如下图所示：

图84×4阵列乘法器的逻辑图

图9阵列乘法器的电路原理图
实验过程与调试
实验仿真图:

图10仿真结果
4位*4位乘法器的仿真结果如图：

图114*4的乘法器仿真图

主要故障与调试
故障1这次课程设计的精华之一就是设计阵列乘法器刚开始时由于按照课本上的设计所以掉下了好多的与门所以在仿真的时候出现了好多的问题，后在老师的指导下，，得以改进了设计和避免了很多的连线的错误，提高了速度
故障2在实验的时候，对实验的软件和装置很不是熟悉，导致文件的命名时经常出错，而且问题还不宜被发现，在老师的提示下照到了问题的所在，后来就没有遇到类似的问题。
故障3在做求补电路的时候我们做的事4位的求补器但是需要8位的求补器所以我们就拿两个4位的求补器去连接结果由于连线的错误导致了好多的错误，后来