计算机组成原理复习题.docx

第二章
设ｘ＝2010×0.11011011,ｙ＝2100×(－0.10101100),求ｘ＋ｙ。
[解:]
为了便于直观理解,假设两数均以补码表示,阶码采用双符号位,尾数采用单符号位,则它们的浮点表示分别为
[ｘ]浮＝00010,0.11011011
[ｙ]浮＝00100,1.01010100
<1>求阶差并对阶
△E＝Eｘ－Eｙ＝[Eｘ]补＋[－Eｙ]补＝00010＋11100＝11110
即△E为－2,ｘ的阶码小,应使Mｘ右移两位,Eｘ加2,
[ｘ]浮＝00100,0.00110110(11)
其中(11)表示Mｘ右移2位后移出的最低两位数。
<2>尾数求和
0.00110110(11)
＋1.01010100
────────────────
1.10001010(11)
<3>规格化处理
尾数运算结果的符号位与最高数值位同值,应执行左规处理,结果为1.00010101(10),阶码为00011。
<4>舍入处理采用0舍1入法处理,则有
1.00010101
＋1
────────────────
1.00010110
<5>判溢出
阶码符号位为00,不溢出,故得最终结果为
ｘ＋ｙ＝2011×(－0.11101010)

第三章存储器
1、课本作业：P101：3，4题
2.、已知cache/主存系统效率为85%，平均访问时间为60ns，cache比主存快4倍，求主存储器周期是多少？cache命中率是多少？
解：因为：ta=tc/e所以：tc=ta×e=60×0.85=510ns(cache存取周期)
tm=tc×r=510×4=204ns(主存存取周期)
因为：e=1/[r+(1–r)H]
所以：H=2.4/2.55=0.94

3、SRAM芯片有17位地址线和4位数据线。用这种芯片位32位字长的处理器构成1M×32位的存储器，并采用模块板结构。问（1）若每个模块板为256K×32位，需要几块板？（2）每块板内共需多少片这样的芯片。（3）整个存储器需用多少这样的芯片。（4）哪些地址线作为片选信号线。

第四章指令系统
1、指令格式如下所示，其中OP为操作码，试分析指令格式特点。
1812109540
OP———源寄存器目标寄存器解：
单字长二地址指令。
操作码字段OP可以指定27=128条指令。
源寄存器和目标寄存器都是通用寄存器（可分别指定32个），所以是RR型指令，两个操作数均存在寄存器中。
这种指令结构常用于算术逻辑类指令。

2、指令格式如下所示，OP为操作码字段，试分析指令格式的特点。
15107430
OPX源寄存器基值寄存器

位移量（16位）

解：（1）双字长二地址指令，用于访问存储器。
（2）操作码字段OP为6位，可以指定26=64种操作。
（3）一个操作数在源寄存器（共16个），另一个操作数在存储器中（由基值寄存器
和位移量决定），所以是RS型指令。
（4）X两位，说明有4种寻址方式

第五章
1.某计算机有如下部件：ALU，移位器，主存M，主存数据寄存器MDR，主存地址寄存器MAR，指令寄存器IR，通用寄存器R0——R3，暂存器C和D。
请将各逻辑部件组成一个数据通路，并标明数据流向。
画出“ADDR1，（R2）+”指令的指令周期流程图，指令功能是（R1）+（（R2））→R1。
移位器
MDR
R0
IR

R1
PC
M
M

R2
C
ALU

MAR
R3
D

图B6.2

解：（1）各功能部件联结成如图所示数据通路：

移位器
MDR
R0
IR

R1
PC

M
R2
C
ALU+1
MAR
R3
D

图B6.4

（PC）→MAR
（2）此指令为RS型指令，一个操作数在R1中，另一个操作数在R2为地址的内存单元中，相加结果放在R1中。送当前指令地址到MAR

M→MDR→IR，（PC）+1
取当前指令到IR，
PC+1，为取下条指令做好准备
译码

（R1）→C
①
（R2）→MAR
②
M→MDR→D
=3\*GB3③
（C）+（D）→R1

=4\*GB3④

图B6.5
(说明)：①：取R1操作数→C暂存器。②：送地址到MAR。③：取出内存单元中的操作数→D暂存器。④：相加后将和数→R1。

2、CPU结构如图B9.1所示，其中有一个累加寄存器AC，一个状态条件寄存器，各部分之间的连线表示数据通路，箭头表示信息传送方向。
标明图中四个寄存器的名称。
简述指令从主存取到控制器的数据通路。
简述数据在运算器和主存之间进行存/取访问的数据通路。

图B9.1
a为数据缓冲寄存器DR，b为指令寄存器IR，c为主存地址寄存器，d为程序计数器PC。
主存M→缓冲寄存器DR→指令寄存器IR→操作控制器。
主存M→缓冲寄存器DR→指令寄存器IR→操作控制