存储器结构.docx

第四章存储器结构

4．3存储器容量扩展
微机系统中主存储器通常由若干存储芯片及相应的存储控制组织而成，并通过存储总线(数据总线、地址总线和控制总线)与CPU及其他部件相联系，以实现数据信息、控制信息的传输。由于存储器芯片的容量有限，实际应用中对存储器的字长和位长都会有扩展的要求。
一、存储器字扩展
*字扩展是沿存储字向扩展，而存储字的
位数不变。
*字扩展时，将多个芯片的所有地址输入
端、数据端、读／写控制线分别并联
在一起，而各自的片选信号线则单独
处理。
*4块内存芯片的空间分配为：
第一片，0000H-3FFFH
第二片，4000H-7FFFH
第三片，8000H-BFFFH
第四片，C000H-FFFFH
二、存储器位扩展
*存储器位扩展是沿存储字的位向扩展，
而存储器的字数与芯片的字数相同。
*位扩展时
将多个芯片的所有地址输入端都连接
在一起；
而数据端则是各自独立与数据总线连
接，每片表示一位
*片选信号线则同时选中多块芯片，这些
被选中的芯片组成了一个完整的存储
字。

三、存储器位字扩展
*存储器需要按位向和字向同时扩展，称存储器位字扩展
*对于容量为M×N位的存储器，若使用L×K位的存储芯片，
那么，这个存储器所需的芯片数量为：(M/L)×(N/K)块。
P160图4-3-3表示了一个用2114芯片构成的4KB存储器。如下图：

*2114芯片是1K×4R芯片
*用2块2114芯片构成1组（1K×4×2=1K×8）
*再有4组构成4K×8（1K×8×4）位的存储器
*共计需用8块2114芯片
这4个组的选择：
*使用A0和A11作地址线：经译码后选择4个分组
*使用A0～A9作为组内的寻址信号
*数据总线为D0～D7
◆存储器容量的扩展方法总结：
字扩展（将多个芯片的所有地址输入端、数据端、读/写控制线分别都连接在一起，选片信号单独处理）
位扩展（数据线独立处理，选片信号选中多块芯片）
字位扩展（分组，每组又有多个芯片），见（PAGE161）
4．4CPU与主存的连接
存储总线
*存储总线是指存储体与CPU及其他部件相联系的数据总线、地址总线和控制总线。
1．数据总线：
*一般，存储器按字节（8个二进制位）为单位进行编址的，（即CPU一次存取的单位至少是一个字节）。
如8088使用一个存储体，外部数据总线为8位。见P162图4-4-1（a）所示。
*CPU为16位数据总线，需用二个存储体。外部数据总线为16位。（CPU一次存取的单位是二个字节）。
如80X86（实模式）使用20根地址线，形成1MB寻址空间。将存储体分成两个512KB，（偶地址存储体和奇地址存储体）组成512KB×16位的存储器。见P162图4-4-1（b）所示。
图4-4-1（a）图4-4-1（b）
*两个存储体使用时：
地址线A0作为偶地址存储体的片选信号CS，当A0=0时，该存储体被选中。
BHE作为奇地址存储体的片选信号，A0和BHE同时有效（为0）时，两个存储体同时被选中，两个字节同时传送。即一次传送16位。
*在进行16位传送时：
如低8位在偶地址存储体中，高8位在奇地址存储体中，用一个总线周期就可完成；
如高8位在偶地址存储体中，低8位在奇地址存储体中，则要用二个总线周期就可完成。
（在P438086存储器组织中内存存储器内字的编址也要求从偶地址开始…）
*80386、80486的数据总线为32位，由4个存储体组成。分别由BE0～BE3字节选通信号来选择4个存储体。
2.地址总线（介绍74LS138译码器，地址总线与容量的关系）
(1)存储器容量扩展
*存储器容量与地址总线的位数有关。而存储器芯片的容量是有限的，不可能用一个芯片构成大容量的存储器，一般存储器的构成，需要几片或几十片。
P163图表4-4-1列出了存储容量与地址线位数的关系如下：
*在选择存储器芯片时，首先应该尽可能地选用存储器容量相同的芯片，并将芯片的地址线与地址总线的低位地址对应连接。
*为满足容量上的要求，还要采用译码电路将剩下的地址线作为译码器的输入信号，产生不同存储体或存储器的选通信号。
(2)74LSl38译码器
*微机中常用74LSl38译码器对地址进行译码，来形成对存储器的选择或允许信号(如片选信号CS)。
*该器件是个3输入端、8输出端，故被称为3-8译码器。
控制输入端三个：G1、G2A、G2B
地址输入端三个：A、B、C组合成八种输出控制信号。每种组合对应一个输出，共8个
八种输出控制信号：Y0～Y7
见（b）列出的真值表
(3)CPU时序和存储器的存取速度之间的配合
*CPU与存储器之间的存取操作是按固定的时序进行的
*固定时序是作为对存取速度的要求
*在存储器确定的情况下，如CPU在存储器读写总线的时间小于所选取芯片所规定的存取时