单片机IO口结构及工作原理.docx

一、P０端口得结构及工作原理
P０端口8位中得一位结构图见下图:

由上图可见,P0端口由锁存器、输入缓冲器、切换开关、一个与非门、一个与门及场效应管驱动电路构成。
下面,先分析组成P0口得各个部分:先看输入缓冲器:在P0口中,有两个三态得缓冲器,在其得输出端可以就就是高电平、低电平,同时还有一种就就就是高阻状态(或称为禁止状态),上面一个就就是读锁存器得缓冲器,下面一个就就是读引脚得缓冲器,读取P0、X引脚上得数据,要使这个三态缓冲器有效,引脚上得数据才会传输到内部数据总线上。
D锁存器:在51单片机得３2根Ｉ/O口线中都就就是用一个D触发器来构成锁存器得。Ｄ端就就是数据输入端,CＰ就就是控制端(也就就就是时序控制信号输入端),Q就就是输出端,Q非就就是反向输出端。
多路开关:在５1单片机中,不需要外扩展存储器时,P０口可以作为通用得输入输出端口(即I/O)使用,对于８031(内部没有RＯM)得单片机或者编写得程序超过了单片机内部得存储器容量,需要外扩存储器时,P０口就作为‘地址/数据’总线使用。这个多路选择开关就就就是用于选择就就是做为普通I/O口使用还就就是作为‘数据/地址’总线使用得选择开关了。当多路开关与下面接通时,P0口就就是作为普通得I/O口使用得,当多路开关就就是与上面接通时,P０口就就是作为‘地址/数据’总线使用得。
输出驱动部份:P0口得输出就就是由两个MOＳ管组成得推拉式结构,也就就就是说,这两个MOS管一次只能导通一个,当V１导通时,V2就截止,当V2导通时,Ｖ１截止。
P0口作为Ｉ／Ｏ端口使用时,多路开关得控制信号为０(低电平),V１管截止,多路开关就就是与锁存器得Q非端相接得(即Ｐ0口作为Ｉ/O口线使用)。作为地址/数据线使用时,多路开关得控制信号为1,V１管由地址／数据线决定,多路开关与地址/数据线连接。
输出过程:
１、I/Ｏ输出工作过程:当写锁存器信号ＣP有效,数据总线得信号→锁存器得输入端D→锁存器得反向输出Ｑ非端→多路开关→V2管得栅极→Ｖ2得漏极到输出端Ｐ0、X。这时多路开关得控制信号为低电平0,V1管就就是截止得,所以作为输出口时,Ｐ0就就是漏极开路输出,类似于OC门,当驱动上接电流负载时,需要外接上拉电阻。下图就就就是由内部数据总线向P０口输出数据得流程图(红色箭头)。

2、地址输出过程
控制信号为１,地址信号为“0”时,与门输出低电平,Ｖ1管截止;反相器输出高电平,V2管导通,输出引脚得地址信号为低电平。

反之,控制信号为“1”、地址信号为“1”,“与门”输出为高电平,Ｖ1管导通;反相器输出低电平,V2管截止,输出引脚得地址信号为高电平。请看下图(兰色字体为电平):

可见,在输出“地址/数据”信息时,V１、Ｖ2管就就是交替导通得,负载能力很强,可以直接与外设存储器相连,无须增加总线驱动器。
3、作为数据总线得输出过程
如果该指令就就是输出数据,如ＭOVXDPTR,A(将累加器得内容通过Ｐ0口数据总线传送到外部RＡM中),则多路开关“控制”信号为‘1’,“与门”解锁,与输出地址信号得工作流程类似,数据据由“地址/数据”线→反相器→V2场效应管栅极→V2漏极输出。
输入过程:
１、Ｉ／O读引脚工作过程:读芯片引脚上得数据时,读引脚缓冲器打开,通过内部数据总线输入,请看下图(红色简头)。

2、Ｉ/O读锁存器工作过程:
通过打开读锁存器三态缓冲器读取锁存器输出端Q得状态,请看下图(红色箭头):

3、地址／数据时读指令码和数据过程
作为数据总线使用。在访问外部程序存储器时,Ｐ0口输出低8位地址信息后,将变为数据总线,以便读指令码(输入)。在取指令期间,“控制”信号为“0”,V1管截止,多路开关也跟着转向锁存器反相输出端Q非;CPU自动将０FＦＨ(1111１111,即向D锁存器写入一个高电平‘１’)写入P0口锁存器,使V2管截止,在读引脚信号控制下,通过读引脚三态门电路将指令码读到内部总线,这个过程和Ｉ／O读引脚过程就就是一样得。
在输入状态下,从锁存器和从引脚上读来得信号一般就就是一致得,但也有例外。例如,当从内部总线输出低电平后,锁存器Ｑ＝0,Q非=１,场效应管Ｔ２开通,端口线呈低电平状态。此时无论端口线上外接得信号就就是低电乎还就就是高电平,从引脚读入单片机得信号都就就是低电平,因而不能正确地读入端口引脚上得信号。又如,当从内部总线输出高电平后,锁存器Q＝１,Q非＝０,场效应管T２截止。如外接引脚信号为低电平,从引脚上读入得信号就与从锁存器读入得信号不同。为此,8031单片机在对端口P０一P3得输入操作上,有如下约定:为此,８051单片机在对端口P0一P３得输入操作上,有如下约定:凡属于读-修改-写方式得指令,从锁存器读入信号,其她指令则从端口引脚线上读入信号。读-修改-写指令