存储器扩展实验.docx

存储器扩展实验
1．实验目的
1.了解存储器的扩展方法及其对存储器的读/写。
2.掌握CPU对8/16位存储器的访问方法。
2．实验设备
PC机一台，TD-PITC实验箱。
3．实验内容
编写程序，往扩展存储器中传送有规律的数据（如5555H、AAAAH或顺序递增的数据等，以便于观察写入是否正确），然后通过Tdpit软件中的“扩展存储区数据显示窗口”查看该存储空间，检测写入数据是否正确。
1）循环传送16位规则字到扩展存储器（共32768个字）；
2）循环传送16位非规则字到扩展存储器（共32768个字）；
3）循环传送字节数据到扩展存储器（共32768个字节）。
关于规则字和非规则字的含义见以下16位存储器操作的说明。
4．实验原理
1）SRAM62256介绍
SRAM（静态RAM）的基本存储元是由MOS管组成的触发器电路构成，每个触发器可以存放1位信息。只要不掉电，所储存的信息就不会丢失。目前较常用的SRAM有6116（2K×8），6264（8K×8）和62256（32K×8）。TD-PITC实验箱内使用了2片62256构成32K×16的扩展存储器模块。62256的引脚如图1所示。

图162256引脚图
2）16位总线的存储器接口
TD-PITC实验箱中的16位系统总线提供了XA1～XA20、#BHE、#BLE、MY0等信号用于扩展存储器的读写操作。MY0是系统为扩展存储器提供的片选信号，其地址空间为D8000H～DFFFFH，XA1～XA20提供了16位（2字节）存储单元的地址，#BHE和#BLE用来确定访问16位存储单元中的低8位还是高8位，#BLE有效时允许访问低8位（D7-D0），#BHE有效时允许访问高8位（D15-D8）。其对应关系如表1所示。

表1#BHE和#BLE与数据总线的关系
#BHE#BLE允许的数据位00D15-D0（全部）01D15-D8（高8位）10D7-D0（低8位）11×TD-PITC实验箱中的2片62256所构成的16位存储器分为两个存储体（BANK）：0体（BANK0）和1体（BANK1），这两个BANK分别使用字节使能线#BLE和#BHE选通。所有的偶地址（0、2、4、6、…）的存储单元都在BANK0中，所有奇地址（1、3、5、7、…）的存储单元都在BANK1中。其电路结构如图2所示。

图2实验箱中的16位存储器单元电路结构图
3）16位存储器操作
（1)规则16位字的读写操作
在存储器中，从偶数地址开始存放的字称为规则字。CPU访问一个规则字只需要一个总线周期，在总线周期中，#BLE和#BHE同时有效，从而同时选通两个存储体。例如：
MOV[0000],AX；将AX中的数据写入地址为0000H的存储单元中
MOV[0002],AX；将AX中的数据写入地址为0002H的存储单元中
（2)非规则16位字的读写操作
在存储器中，从奇数地址开始存放的16位字称为非规则字。CPU访问非规则字需要两个总线周期。通过#BLE和#BHE在两个周期中选通不同的字节。例如，要读出0001H号地址单元中的16位数据，第一个总线周期送出地址0001H，并使#BHE有效，读出该数据的低8位；第二个总线周期地址加1（0002H），并使#BLE有效，读出该数据的高8位；然后自动将读出的2个字节组合为一个字送入指定的目的操作数。例如:
MOVAX,[0001]；读出地址为0001H的存储单元中的数据送到AX
MOVBX,[0005]；读出地址为0005H的存储单元中的数据送到BX
4）16位数据总线上的8位存储器操作
在16位数据总线上也可以进行8位存储器的操作，允许CPU用字节操作指令访问存储器。进行8位存储器访问时，只使用16位数据总线的低8位来传送数据，而高8位空闲。要实现此操作，只需使#BLE有效、#BHE无效即可。对应于图2中，就是只对0体存储器（图中的62256(1)）进行操作，而不对62256(2)所对应的1体存储器进行操作（所以进行8位存储器操作时62256(2)的数据线可以不用连接）。
5．实验步骤
1）按图3连接实验电路。

图38/16位存储器扩展实验参考接线图
2）运行Tdpit，根据实验内容编写程序，然后编译、链接。
3）使用运行命令运行程序，待程序运行停止后，通过软件中的“扩展存储区数据显示窗口”查看该存储空间，检测写入数据是否正确。
4）修改实验程序，按非规则字写存储器，观察实验结果。
5）修改实验程序，按字节方式写存储器，观察实验结果。
6．实验报告要求
1）给出实验程序。
2）实验电路图中，系统总线的地址线XA1-XA15连接到SRAM的A0-A14。为什么系统总线中未提供XA0？请予以说明。
2）对实验结果进行分析。
3）实验小结。
注：实验箱的I/O端口和存储器地址范围