利用同步反相SEPIC拓扑结构实现高效率降压升压转换器.pdf

利用同步反相SEPIC拓扑结构

(1)
实现高效率降压/升压转换器
上式表明：如果占空比大于0.5，输出端将获得较高的调节电压
作者：MatthewC.Kessler
（升压）；如果占空比小于0.5，调节电压会较低（降压）。此
许多市场对高效率同相DC-DC转换器的需求都在不断增长，这外还可分析得到其它相关结果：在无损系统中，能量传输电容

些转换器能以降压或升压模式工作，即可以将输入电压降低或提(CBLK2)上的稳态电压等于VOUT；流经输出电感(L1B)的直流电流

高至所需的稳定电压，并且具有最低的成本和最少的元件数量。值等于IOUT；流经地基准电感(L1A)的直流电流值等于IOUT×

反相SEPIC（单端初级电感转换器）也称为Zeta转换器，具有VOUT/VIN。该能量传输电容还能提供VIN至VOUT的隔直。当存在输
许多支持此功能的特性（图1）。对其工作原理及利用双通道同出短路风险时，此特性很有用。
步开关控制器ADP1877的实施方案进行分析，可以了解其在本
分析还显示，反相SEPIC中的输出电流是连续的，对于给定输
应用中的有用特性。
出电容阻抗，会产生较低的峰峰值输出电压纹波。这就允许使用
较小、较便宜的输出电容；相比之下，在非连续输出电流拓扑结
构中，为了达到同样的纹波要求，需要使用较大且昂贵的电容。

通常，次级开关(QL1)是一个单向功率二极管，它会限制这种拓
扑结构的峰值效率。然而，利用ADI公司双通道同步开关控制器
图1.反相SEPIC拓扑结构ADP1877（见附录）的一个通道，并采用双向MOSFET作为次级
初级开关QH1和次级开关QL1反相工作。在导通时间内，QH1开关，可以设计一个“完全同步配置”的反相SEPIC。这样，峰
接通，QL1断开。电流沿两条路径流动，如图2所示。第一条路值效率将大大提高，同时可以降低输出电流大于1A的转换器尺
寸和成本。
径是从输入端经过初级开关、能量传输电容(CBLK2)、输出电感
(L1B)和负载，最终通过地流回输入端。第二条路径是从输入端图4显示完全同步反相SEPIC配置的功率级，它利用ADP1877实
经过初级开关、地基准电感(L1A)和地流回输入端。
现，只需要三个小型、廉价的额外器件（CBLK1、DDRV和RDRV），
其功耗可以忽略不计。

图2.电流流向图；QH1闭合，QL1断开。
在关断期间，开关位置刚好相反。QL1接通，QH1断开。输入
电容(CIN)断开，但电流继续经过电感沿两条路径流动，如图3
所示。第一条路径是从输出电感经过负载、地和次级开关流回输
出电感。第二条路径是从地基准电感经过能量传输电容、次级开
关流回地基准电感。图4.同步反相SEPIC的功率级，利用ADP1877的通道1实现

反相SEPIC的理想稳态波形如图5所示。通道1开关节点SW1（见

附录图A）在VIN+VOUT（导通时间内）和0V（关断时间内）之

间切换。将电荷泵电容CBST连接到SW1，以便在导通时间内将约

为VIN+VOUT+5V的电压施加于高端内部驱动器的自举上电轨
（BST1引脚）和高端驱动器的输出（DH1引脚），从而增强初

级浮空N沟道MOSFET开关QH1。箝位二极管DDRV确保稳态输出
图3.能量传输图；QL1闭合，QH1断开。
期间CBLK1上的电压约为VOUT+VFWD(DDRV)，该电压参考ADP1877
应用电感伏秒平衡原理和电容电荷平衡原理，可以求得方程式1的DH1引脚到QH1栅极的电压。在关断时间内，当X节点电压约
所规定的均衡直流转换比，其中D为转换器的占空比（一个周
为–VOUT时，CBLK1上的电压阻止初级开关产生高于其阈值的栅
期的导通时间部分）。极-源极电压。

AnalogDialogue44-05,May(2010)www.analog.com/analogdialogue1
小信号分析和环路补偿
反相SEPIC转换器的完整小信号分析超出了本文的范围，不过，

如果遵照下述原则，完整分析将更具学术意义。

首先必须计算谐振频率(fRES)时的许多复数阻抗交互，以便求得目
标交越频率的上限。当电感解耦时，此频率降低，导致最大可能
闭环带宽显著降低。

(5)

在此频率时，可能有300°或更大的“高Q”相位迟滞。为了避免
转换器在整个负载范围内相位裕量偏小的问题，目标交越频率

(fUNITY)应为fRES的1/10。此谐振的阻尼主要取决于输出负载电阻
和耦合电感的直流电阻。在较小程度上，阻尼还取决于能量传输
图5.同步反相SEPIC的理想波形（忽略死区）电容的等效串联电阻(ESR)和功率MOSFET（QHl和QL1）的导通
ADP1877具有脉冲跳跃模式，使能时，可以降低开关速率，只电阻。因此，当输出负载电阻