基于fpga的iir滤波器设计本科论文.doc

邯郸学院本科毕业论文

题目基于FPGA的IIR滤波器设计
作者
指导教师副教授
年级2007级
专业电子信息工程
二级学院信息工程学院

邯郸学院信息工程学院
2011年5月

郑重声明

本人的毕业论文（设计）是在指导教师郭红俊的指导下独立撰写完成的。毕业论文（设计）没有剽窃、抄袭、造假等违反学术道德、学术规范和侵权的行为，本人愿意承担由此产生的各种后果，直至法律责任，并愿意通过网络接受公众的监督。特此郑重声明。

毕业论文（设计）作者（签名）：
年月日
PAGEII
PAGEI
摘要在现代电子系统中，可编程逻辑器件和EDA技术得到了飞速发展。基于FPGA的信号处理器在科学和工程技术等许多领域中得到了广泛的应用，其中现代数字信号处理系统的重要组成部分是数字滤波器。无限长单位冲激响应（IIR）数字滤波器是非常重要的一类滤波器，与有限长单位冲激响应（FIR）数字滤波器相比，IIR能够以较低的阶次获得较高的频率选择特性从而得到了广泛的应用。本论文采用一种基于现场可编程门阵列（FPGA）的IIR数字滤波器的设计方案。首先从速度和资源方面研究DSP算法中的加法器、乘法器、乘累加器，并讨论了基于IIR数字滤波器的相关理论知识。研究了IIR数字滤波器的常用设计方法，并分析了各种IIR数字滤波器的实现结构等基本理论，由分析结果确定了所要设计的IIR数字滤波器的实现结构。然后基于FPGA的结构特点，研究了IIR数字滤波器的FPGA设计与实现，并通过QuartusⅡ设计平台，采用自顶向下的模块化设计思想，将整个IIR数字滤波器分为：时序控制、延时、补码乘加和累加四个功能模块。分别对各模块进行VHDL语言描述，并进行了仿真和综合。仿真结果表明，本设计的IIR数字滤波器运算速度较快，系数改变灵活，有较好的参考价值。
关键词数字滤波器无限长单位冲激响应现场可编程门阵列VHDL硬件描述语言
BasedontheFPGAIIRfilterdevelopment
MaXiaohongDirectedbyProf.GuoHongjun
AbstractInthemoderneletricalsyatem,PLDdeviceandEDAtechnologyaredeveloped,thesignalprocessorbasedonFPGAshavebeenappliedtolotsoffield,suchasinscienceandprojecttechnique.oneoftheimportantcontentsofdigitalsignalprocessisdigitalfilter,Infiiniteimpulseresponseunits(IIR)digitalfilterisaveryimportanttypeoffilters.Withitsgoodcharacteristicoffrequencyselectioninlowerorderincomparisonwithfiniteimpulseresponse(FIR),IIRdigitalfilteriswidelyappliedinmodernsignalprocessingsystems.ThissubjectisaIIRdigitalfilterdesignbasedontheusingoffieldprogrammablegatearray(FPGA).Firstly,basedontheanalysisofIIRbasicrealizationarchitecturesandtherelatedtheoreticanalysis,thedesignmethodsofIIRsigitalfilterhasbeendiscussedandthestructuresofavarietyofIIRdigitalfilterwhichcanberealizedhasbeenanalysised.Fortheresultsofthetheoreticalanalysis,thefinalarchitectureandrealizationofIIRdigitalhasbeendecided,BasedonthestructuralcharacteristicsofFPGA,theFPGAdesignandrealizationofIIRdigitalfilterhasbeenresearched.ByusedthedesignplantofQuartusⅡ,weadoptblockingmethodnamed“Top-down”anddividetheentireIIRdigitalfilterintofourblocks,whichareClockcont