单极型器件PPT课件.ppt

第四章：单极型器件简介§4.1金属半导体接触2024/10/271、能带关系2024/10/272024/10/272024/10/272024/10/272024/10/272024/10/272024/10/272024/10/272024/10/272024/10/272024/10/272024/10/272024/10/272024/10/272024/10/27当金属与半导体形成紧密接触时，在热平衡下两种材料的费米能级必须相等。此外，真空能级必须是连续的。
对于这种理想的情况，势垒高度qфBn就是金属功函数和半导体电子亲和能之差，
同样，对于理想的金属与P型半导体的接触，其势垒高度可用类似步骤确定：
对给定的半导体，任何金属在n型衬底和p型衬底上的势垒高度之和总等于

n型半导体的自建电势为

又有：
其中qVn为半导体的导带底和费米能级之差2、界面态对势垒高度的影响半导体表面处,禁带中存在表面态.半导体与其表面态通过交换电子,达到相互平衡由于表面态的存在,半导体表面产生空间电荷区,能带弯曲.
为了描述半导体表面态，引入中性能级qΦ0：当qΦ0以下的表面态全部被电子占据，而以上的全部空出时，半导体表面是中性的。低于qΦ0的界面态没有电子占据时带正电，作用相当于施主，高于qΦ0的界面态被电子占据时带负电，作用相当于受主。如果qΦ0与半导体的EF重合，则界面态和半导体内部没有电子交换，界面的净电荷为0。如果qΦ0>EF，则电子从表面向体内转移，界面净电荷为正，qΦ0<EF，电子从体内向表面转移，界面净电荷为负。以M/n型半导体为例,且Wm>Ws.
①单独考虑表面态:表面态在能隙中形成一个能带.
♦设表面态的电中性能级距价带顶为eΦ0
由表面态的带电状态,表面态可分为:
♦施主型表面态—被电子占据时,呈电中性,失去电子后,呈正电性.
♦受主型表面态—空态时,呈电中性,得到电子后,呈负电性.对大多数半导体,表面态电中性能级距价带顶大约有eΦ0=⅓Eg
♦对p型半导体,本征表面态常为施主型
♦对n型半导体,本征表面态常为受主型②半导体与其表面态通过交换电子,达到相互平衡,具有统一的EF.
当表面态的密度很大,EF被表面态钉扎(钉扎于表面态电中性能级).
♦对n型半导体:
eVD=Eg–eΦ0–(Ec–EF)n
♦对p型半导体:
eVD=eΦ0–(EF–EV)p③考虑金属/半导体:
当带有表面态的半导体与金属接触,要考虑这三者之间的电子交换.
平衡时,金属,表面态和半导体具有统一的EF.对金属/半导体接触势垒的小结:
仍以M/n-S,势垒接触(Wm>Ws)为例:
eΦSB=eVD+(Ec–EF)n
♦当不考虑表面态:
eΦSB=Wm–χ
♦当表面态的密度很高:
eΦSB=Eg–eΦ0
--肖特基势垒高度与金属的Wm无关.
♦一般情况下,可介于二者之间,则有:
eΦSB=(1-S)(Eg–eΦ0)
+S(Wm–χ)
♦S称为界面行为因子(与半导体材料有关,与制造工艺有关)
•当表面态密度很小,S1
•当表面态密度很大,S0
3、肖特基效应这个势能叠加到理想肖特基势能上，将使原来的肖特基势垒曲线在x＝0处下降，即肖特基势垒降低，这种效应称为肖特基效应。大电场下，肖特基势垒被镜像力降低很多。
镜像力使肖特基势垒降低的前提是金属表面附近的半导体导带底要有电子存在，势垒本身的高度由金半功函数和表面态决定，与电子是否存在无关。
所以在测量势垒高度时，如果所用方法与电子在金属与半导体间的输运有关，则所得结果将比实际值要低。如果测量方法只与耗尽区的空间电荷有关，而不涉及电子输运，如电容法，则测量结果不受镜像力影响。同样，空穴也产生镜像力，它使半导体能带的价带顶在边界附近向上弯曲，使接触处能带变窄。肖特基势垒高度对实用肖特基势垒二极管SBD的电学性质有重要影响，连续调整肖特基势垒高度的方法有：
①用金属的合金作为肖特基势垒金属，所得势垒高度随合金的组分线性变化；
②在不同气氛下对半导体表面或金半势垒进行热处理，从而改变金半之间薄界面层厚度和性质，以此改变肖特基势垒高度，但较难得到稳定的器件性能；
③在半导体表面作掺杂层。是目前广泛使用的方法，为使有效势垒降低，表面层掺入与半导体衬底同型的杂质，为使有效势垒高度增加，则在表面层掺入与衬底反型的杂质。§4.2肖特基势垒二极管（SBD）1、典型结构SemiconductorDevicesSemiconductorDevicesSemiconductorDevicesSemiconductorDevicesSemiconductorDevicesSemiconductorDevicesSemiconductorDevicesSemiconductorDevices例：对于W-SiSBD，ND=10