基于FPGA的异步串行通信毕业论文.doc

电子科技大学成都学院本科毕业设计论文摘要III摘要为了适应全数字化自动控制更加广泛的应用采用FPGA对UART进行多模块的系统设计的方法使串口通信的集成度更高。对UART系统结构进行了多模块的分解。UART(通用异步收发器)是一种应用广泛的短距离串行传输接口常用于短距离、低速、低成本的通信中。本文采用Verilog语言设计了一个UART发送模块和接收模块从而可实现FPGA和PC机的异步串行通。利用Altera公司的EP1C6Q240I8芯片采用AltiumDesignerSummer09画出原理图及PCB图且在QuartusII9.0环境下进行设计、编译、仿真。关键字：UARTFPGAVerilog原理图PCBABSTRACTABSTRACTABSTRACTInordertomeetthefulldigitalautomaticcontrolisusedmoreandmorewidelyasystematicdesignmethodofFPGAmoduleofUARTtheserialcommunicationahigherdegreeofintegration.ThestructureofUARTsystemisdecomposedmultimodule.UART(UniversalAsynchronousReceiverTransmitter)isashortdistanceserialtransmissioninterfaceisawidelyusedcommunicationusedinshortdistancelowspeedlowcost.ThispaperdescribesthedesignofaUARTtransmittingmoduleandareceivingmoduleusingVeriloglanguagewhichcanbeasynchronousserialFPGAandPCmachineimplementation.UsingEP1C6Q240I8chipofAlteracompany09drawtheschematicdiagramandPCBdiagramanddesigncompilesimulationinQuartusII9.0environmentusingAltiumDesignerSummer.KeyWords:UARTFPGAVerilogSchematicdiagramPCB目录目录第1章引言11.1课题任务11.2课题要求21.3研究意义3第2章设计方案52.1硬件部分52.1.1电源模块52.1.2复位电路82.2.1软件工具102.2.2模块流程图13第3章实现功能描述163.1实现功能描述163.2电路设计163.2.1主要芯片介绍163.2.2原理图设计183.2.3PCB图设计213.3软件设计25第4章调试与实现314.1调试中遇到的重点和难点314.2解决方案314.3实现展示31第5章总结36参考文献37电子科技大学成都学院本科毕业设计论文第1章引言3435第1章引言1.1课题任务本课题任务是使用Verilog语言写一个异步串行通信(UART)接口并在FPGA上面仿真实现。VerilogHDL是一种硬件描述语言（HDL:HardwareDescriptionLanguage）以文本形式来描述数字系统硬件的结构和行为的语言用它可以表示逻辑电路图、逻辑表达式还可以表示数字逻辑系统所完成的逻辑功能。VerilogHDL和VHDL是世界上最流行的两种硬件描述语言都是在20世纪80年代中期开发出来的。前者由GatewayDesignAutomation公司（该公司于1989年被Cadence公司收购）开发。异步串行通信(UART)是一种广泛应用的串行数据传输协议UART的要求是传输线少可靠性高而且传输距离远。UART功能负责从总线采集数据转换成传输格式然后发送到串口。也负责从串口接收数据检查和删除附加的位并传送结果数据给总线。异步串行通信广泛的应用于军事、工业、自动控制、仪器、通信、医药、话音图像处理等众多领域。现实应用中多采用专用集成芯片实现UART功能如8250、825