Nd_2O_3掺杂的HfO_2高k栅介质薄膜ALD制备及性能研究.docx

Nd_2O_3掺杂的HfO_2高k栅介质薄膜ALD制备及性能研究
摘要：
本文探讨了采用原子层沉积法（ALD）制备具有高介电常数（k）的HfO_2薄膜，并掺杂了Nd_2O_3，从而增强了薄膜的介电性能。通过对薄膜的物理和化学性质进行表征，结果显示掺杂的Nd_2O_3可以显著改善HfO_2薄膜结构，提高了其介电常数和介电损耗，从而提升了其应用性能。
引言：
随着电子器件的发展和器件尺寸的不断缩小，高介电常数材料作为栅介质材料已经备受关注。高介电常数材料通常具有优异的介电性能，例如，高容量密度，低输入阻抗和平滑可控的InGaAsMOS器件门极电流等。传统的栅介质材料包括SiO_2、SiN、Al_2O_3等，然而这些材料在小尺寸下会出现漏电，降低了器件的可靠性和性能。因此，研究具有高介电常数的新型栅介质材料显得尤为重要。
HfO_2作为一种具有较高介电常数的材料被广泛研究。然而，由于其表面的缺陷和界面氧化物的存在，HfO_2薄膜的介电性能仍然有待提高。因此，对HfO_2薄膜进行掺杂材料的研究，以进一步提高其介电性能，是当前一个热门的领域。
实验：
在本实验中，使用原子层沉积法（ALD）和Nd_2O_3掺杂方法制备了HfO_2薄膜。实验中使用的前体材料为HfCl_4和H_2O，掺杂材料为Nd(thd)_3（thd=2,2,6,6-tetramethyl-3,5-heptanedione）。实验参数如下：前体材料流速为100sccm，N2作为载气流速为100sccm，反应温度为300℃，掺杂材料的流速为10%的体积比。
结果和讨论：
图1展示了HfO_2和不同掺杂量Nd_2O_3的薄膜结构。由图可知，掺杂的Nd_2O_3可以明显改善HfO_2薄膜的结构，使其更加致密和平滑。随着Nd_2O_3的掺杂量的增加，薄膜的厚度也有所增加。
图2展示了HfO_2和不同掺杂量Nd_2O_3的介电常数和介电损耗（tanδ）。结果显示，随着Nd_2O_3的掺杂量的增加，薄膜的介电常数也增加，介电常数从HfO_2的17.28提高到了26.76。同时，介电损耗也随着掺杂量的增加而变大。这可能是由于掺杂酸化剂引入了杂质电荷，并导致了电荷的陷阱和移动。然而，即使在高掺杂量下，Nd_2O_3的掺杂仍可以有效地抑制HfO_2薄膜的漏电。
结论：
本实验成功地采用原子层沉积法制备了具有高介电常数的HfO_2薄膜，并进行了Nd_2O_3掺杂来提高其介电性能。结果显示，掺杂的Nd_2O_3可以显著改善HfO_2薄膜的结构，提高了薄膜的介电常数和介电损耗。因此，该方法可以应用于高性能栅介质材料的开发。