实验五 数字锁相环与位同步.docx

实验五数字锁相环与位同步

实验目的
1.掌握数字锁相环工作原理。
2.掌握用数字环提取位同步信号的原理及对其输入的信息代码的要求。
3.掌握位同步器的同步建立时间、同步保持时间、位同步信号相位抖动等基本概念。

实验原理
可用窄带带通滤波器或锁相环来提取位同步信号。实验1中用电荷泵锁相环和实验3中的模拟锁相环对输入噪声都可以等效为一个窄带带通滤波器，因而可以用来提取位同步信号。但前者要求输入信号为周期或准周期数字信号，后者要求输入信号为周期或准周期正弦信号。本实验使用数字锁相环提取位同步信号，它不要求输入信号一定是周期信号或准周期信号。
用于提取位同步信号的数字环有超前滞后型数字环和触发器型数字环，TX系实验中的位同步器由控制器、触发器型数字锁相环及脉冲展宽器组成，数字锁相环包括鉴相器、量化器、数字环路滤波器、数控振荡器等单元。位同步模块原理框图如图5-1。

本实验环路中的主要器件是单片机89C51及可编程定时器/计数器8254。本实验环路中使用了两个8254芯片，共6个计数器，分别表示为8254A0、8254A1、8254A2、8254B0、8254B1、8254B2。它们分别工作在M0、M1、M2三种工作模式。M0为计数中断方式，M1为单稳方式，M2为分频方式。除地址线、数据线外，每个8254芯片还有时钟输入端C、门控信号输入端G和输出端O。
数字鉴相器电原理图及波形图如图5-3（a）、图5-3（b）所示。输出信号宽度正比于信号及上升沿之间的相位差，最大值为的码元宽度。称此鉴相器为触发器型鉴相器，称包含有触发器型鉴相器的数字环路为触发器型数字锁相环。

量化器把相位误差变为多进制数字信号，它由工作于M0方式、计数常数为N0的8254B2完成（N0为一个码元宽度的量化级数，此处N0=52）。作为8254B2的门控信号，为高电平时8254B2进行减计数，为低电平时禁止计数，计数结束后从8254B2读得的数字为
（5.1）
式中为脉冲宽度的量化值（下面用量化值表示脉冲宽度和时间间隔），，读数给束后再给8254B2写入计数常数N0。读数时刻由8254A2控制，它工作在M1模式，计数常数为N0，作为门控信号。一个脉冲使8254A2产生一个宽度为N0的负脉冲，倒相后变为正脉冲送到89C51的端，而89C51的外中断1被设置为负跳变中断申请方式。由于8254A2产生的脉冲宽度不小于脉冲宽度且它们的前沿处于同一时刻，所以可以确保中断中请后对8254B2读数时它己停止计数。
数字环路滤波器由软件完成。可采用许多种软件算法，一种简单有效的方法是对一组作平均处理。设无噪声时环路锁定后与的相位差为/2，则在噪声的作用下，锁定时的相位误差可能大于N0／2也可能小于N0／2。这两种情况出现的概率相同，所以平均处理司以减小噪声的影响，m个Nd值的平均值为
（5-2）
数字滤波器的输出为
（5-3）
数控振荡器由四个8254计数器及一些门电路构成，其原理框图如5—4所示，图中己注明了各个计数器的工作方式和计数常数。
以下分析环路的锁定状态及捕捉过程，此时不考虑噪声的影响。

环路开始工作时，软件使8254B0和8254B1输出高电平，从而使8254A1处于计数工作状态、8254B1处于停止计数状态，G6处于开启状态，8254A1输出一个周期为N0的周期信号。若环路处于锁定状态，则，由式（5-1）及式（5-2）得。此时89C51的P1，4口不输出触发脉冲，8254A0输出端仍保持初始化时的高电平，从而使8254B0的门控端G保持低电平、输出端0保持高电平。这样可保持8254A1、8254B1的工作状态不变、环路仍处于锁定状态。若环路失锁，则，，P1，4口输出一个正脉冲，在作用下，8254A0输出一个宽度为的负脉冲，倒相后变为正脉冲送给G2，G2的另一个输入信号来自8254A1。在G1输出的宽度为N0的正脉冲持续时间内，8254A1一定有（也只有）一个负脉冲信号输入，此负脉冲经G4倒相后与G1输出的正脉冲相与后给8254B0的G端送一个触发信号u4。在u4的作用下，8254B0输出一个宽度为N0-2的负脉冲。在这段时间内，8254A1停止计数工作，8254B1进行减计数且在此时间内的最后一个时钟周期输出一个负脉冲。8254B0输出的负脉冲的后沿重新启动8254A1，使它重新作÷N分频。设m＝l，上述过程的有关波形如图5-5所示，图中为环路锁定状态下数控振荡器的输出信号。由图5-5可见，不管失锁时相位误差多少（不会大于N0），只要对数控振荡器作一次调整，就可使环路进入锁定状态，从而实现快速捕捉。
程序流程如图5-6所示，输入信号使IEI置“1”，且使8254B2计数，对IEI进行位操作时又使之置“0”。由于量化误差，故当为，+l或-l时，环路皆处于锁定状态