基于AMBA总线结构的高性能存储接口的研究与设计.pdf

同济大学电子与信息工程学院

硕士学位论文

基于AMBA总线结构的高性能存储接口的研究与设计

姓名：朱嘉

申请学位级别：硕士

专业：微电子学与固体电子学

指导教师：林正浩

20070301
摘要Chip)设计中，由于必须比普通设计使用容量更小的cache商速缓存和更为简化的存储体系层次，DRAM的访问速度将成为整个SOC系统中不可避免的瓶颈．此外，在诸如流媒体处理器之类的SOC设计中，所处理数据的特性可能导致cache命中率极其低下，这也将使得DRAM访问速度对系统性能的影响更甚。而在DRAM物理参数已固定的情况下，存储接口的设计对DRAM的性能将起到决定性的作用，从而也就影响了系统的性能．本文首先回顾了近年来SOC设计中通常采用的体系结构以及片上总线的发展趋势，同时介绍了半导体存储器的技术方向和主流产品，以此来阐明主存储器访问速度在SOC设计中的重要地位。然后根据片上总线的具体协议来分析总线传输特性对DRAM访问速度可能带来的影响，并结合DRAM存储器的访存特性来总结存储控制器所能利用的优化技术。在以上研究和分析的基础上，完成存储控制器的设计与验证．由于AMBA总线在当今SOC设计中的应用最基于AMBA总线并针对DDR类型的DRAM的．关键词：AMBA总线，DDRSDRAM，存储控制器，访存调度．在SOC(System为广泛，同时DDRSDRAM目前已成为市场主流，所以拟完成的存储控制器是on
锻鹳spc砸tl埴oughSDRAM，MEMC，m鼬ory铀。‘煅schedulingand龇ABSTRACTaccI娜SOC(SystemChip)design,theMEMC(memoryWords：AMBA．DDRcachecontroller)willdecisiveac傥ssperformsceDRAMbustechnicaladvancementbyanalyzingandAMBAInmemoryisthesystemsmallsizesimplehierarchySOCusuallyemploys．Situationsomeparticulardesign,such罄thestreamingmediaprocessor,which'slocalityellsurcsextremelylowdesignOVel"allperformancewithgivenphysicaIcharacteristics．Thethesisfirstestablishessignificancereviewingofcommonarchitecture,on-chipmainstreamproductssemiconductormemory．ThensummarizcspossibleMEMCoptimizationtechniquescharacteristics．Basedthisanalysis,thedesignedusedprotocolDRAM．Keylatencywholebottleneckdueworseindatahitrate．Thethenbefortherebyauthorevolutionprotocol,andspecificdepthverifiedcontrollertailoredwidelyDDRtoOilⅡaccessa
学位论文作者签名：熄学位论文版权使用授权书本人完全了解同济大学关于收集、保存、使用学位论文的规定，本学位论文全文或者部分的阅览服务；学校有权按有关规定向国家有卸01年j月加日同意如下各项内容：按照学校要求提交学位论文的印刷本和电子版本；学校有权保存学位论文的印刷本和电子版，并采用影印、缩印、扫描、数字化或其它手段保存论文；学校有权提供目录检索以及提供关部门或者机构送交论文的复印件和电子版：在不以赢利为目的的前提下，学校可以适当复制论文的部分或全部内容用于学术活动。经指导教师同意，本学位论文属于保密，在年解密后适用本授权书。指导教师签名：学位论文作者签名：年月日
签名：撬同济大学学位论文原创性声明本人郑重声明：所呈交的学位论文，是本人在导师指导下，进行体，均已在文中以明确方式标明。本学位论文原创性声明的法律责任如01年3月如Et研究工作所取得的成果。除文中已经注明引用的内容外，本学位论文的研究成果不包含任何他人创作的、已公开发表或者没有公开发表的作品的内容。对本论文所涉及的研究工作做出贡献的其他个人和集由本人承担。
第1章绪论1．1研究背景和课题意义访存性能是现代计算机系统性能的主要瓶颈。近二十年来，由于生产工艺、电路设计等方面的进步导致处理器主频每年以60％的速度提高，而DRAM的工作频率每年却只有10％左右的提高．处理器与DRAMT作频率的差异导致一个miss