功率VDMOS器件的SEB致SEGR效应研究.docx

功率VDMOS器件的SEB致SEGR效应研究
一、引言
功率VDMOS器件是一种常用的高电压、大电流的功率半导体器件，广泛应用于各种高压、大功率电力电子系统中。但是，它们在加工过程和工作中受到辐照的情况下，很容易出现单事件效应(SE)、单事件失效(SEFI)和单事件迟滞(SEGR)等问题，影响其可靠性和使用寿命。其中，SEGR效应是劣化效应中的重要现象，指的是在注入辐照粒子后，功率VDMOS器件中的门极氧化层受到氧化使致密度降低的影响，进而导致耗尽区发生氧化，并形成SEGR效应。因此，深入研究SEB致SEGR效应，有助于提高功率VDMOS器件的可靠性和稳定性，为其在实际应用中的广泛推广和使用奠定基础。
二、SEGR效应的形成机理
功率VDMOS器件的电导型为N沟道，其特点为耗尽区厚度较大，具有较高的掺杂浓度和低的导通电阻。然而，在电磁脉冲、离子辐照等工况下，器件内部会产生大量的载流子对，这些载流子对能量密度大、寿命短，易导致SEB效应，即较高能量的载流子穿过氧化层，将介质击穿而形成很小却高密度的SE室。
SE室的存在会导致耗尽区的电场增强，从而促使在氧化层附近的游离电子与氧化层中的氧原子发生反应，形成硅酸盐(SiO2)，使氧化层致密度下降，对器件的可靠性造成影响。
除此之外，游离电子也能够与耗尽区的掺杂离子结合，形成复合中心，影响器件的导电性能，进一步导致器件的迟滞现象。
三、影响SEGR效应的因素
1.电磁脉冲的能量、时间和频率等参数。通常情况下，能量更大、时间更长、频率更高的电磁脉冲会加速器件的劣化。
2.器件的结构、材料等物理参数。耗尽区厚度、掺杂浓度、电场分布等因素会直接影响器件的损伤程度。
3.环境的温度、湿度、气氛成分等因素。这些会影响器件内部SE室的生成及演化。
4.器件的工作状态。器件在导通/断开电路、承受正常/过电压等不同工作状态下所受的辐照情况不同，对器件寿命影响也不同。
四、防止SEGR效应的方法
1.优化器件的结构设计和材料选择，如采用优化的耗尽区结构、提高氧化层质量、选择抗辐射材料等，能够降低SEGR的发生概率。
2.通过限制器件受到电磁脉冲辐照的条件和行为，并对器件的维护保养加强，能够有效遏制器件的劣化和SEGR的出现。
3.采用光蒸发和等离子体CVD等加工方式，增加氧化层的厚度，提高其致密度。同时，如采用硝酸洗涤等方法，可以去除氧化层表面的微瑕疵和缺陷，降低器件的劣化程度。
四、结论
SEGR效应是对功率VDMOS器件可靠性影响较大的现象，其发生原因复杂，针对性较强。通过加强对器件工作状态的了解和在加工、维护等方面进行改进，可以有效地降低SEGR的发生率，提高其稳定性和可靠性。此外，未来随着半导体材料和加工工艺的不断优化，将能够更好地满足高功率、高压的应用需求。