CMOS模拟集成电路分析与设计.pptx

会计学教材(jiàocái)及参考书引言(yǐnyán)模拟电路(diànlù)与模拟集成电路(diànlù)半导体材料(cáiliào)(衬底)有源器件特性现代主要(zhǔyào)集成电路工艺先进工艺下模拟(mónǐ)集成电路的挑战课程(kèchéng)主题学习(xuéxí)目标第一(dìyī)讲本章(běnzhānɡ)主要内容1、有源器件(qìjiàn)1.1MOS管几何结构(jiégòu)与工作原理(1)MOS管是一个四端口器件
栅极(G)：栅氧下的衬底区域为有效工作区（即MOS管的沟道）。
源极(S)与漏极(D)：在制作时是几何对称的。
一般根据电荷(diànhè)的输入与输出来定义源区与漏区：
源端被定义为输出电荷(diànhè)（若为NMOS器件则为电子）的端口；
漏端则为收集电荷(diànhè)的端口。
当该器件三端的电压发生改变时，源区与漏区就可能改变作用而相互交换定义。
衬底(B)：在模拟IC中还要考虑衬底（B）的影响，衬底电位一般是通过一欧姆p＋区（NMOS的衬底）以及n＋区(PMOS衬底)实现连接的。MOS管的主要几何尺寸
沟道长度L：
CMOS工艺的自对准特点，其沟道长度定义(dìngyì)为漏源之间栅的尺寸，一般其最小尺寸即为制造工艺中所给的特征尺寸；
由于在制造漏/源结时会发生边缘扩散，所以源漏之间的实际距离（称之为有效长度L’）略小于长度L，则有L’＝L－2d，其中L是漏源之间的总长度，d是边缘扩散的长度。
沟道宽度W：垂直于沟道长度方向的栅的尺寸。
栅氧厚度tox：则为栅极与衬底之间的二氧化硅的厚度。MOS管可分为增强型与耗尽型两类：
增强型是指栅源电压VGS为0时没有导电沟道，必须依靠栅源电压的作用，才能形成感生沟道。
耗尽型是指即使在栅源电压VGS为0时也存在导电沟道。
这两类MOS管的基本(jīběn)工作原理一致，都是利用栅源电压的大小来改变半导体表面感生电荷的多少，从而控制漏极电流的大小。以增强型NMOS管为例：
截止区：VGS=0
源区、衬底和漏区形成两个(liǎnɡɡè)背靠背的PN结，不管VDS的极性如何，其中总有一个PN结是反偏的，此时漏源之间的电阻很大。
没有形成导电沟道，漏电流ID为0。
亚阈值区：Vth＞VGS＞0线性区：VGS≥Vth且VDS<VGS-Vth
形成反型层(或称为感生沟道)
感生沟道形成后，在正的漏极电压作用下产生漏极电流ID
一般把在漏源电压作用下开始导电时的栅源电压叫做开启电压Vth
外加较小的VDS，ID将随VDS上升迅速增大，此时为线性区，但由于沟道存在电位梯度(tīdù)，因此沟道厚度是不均匀的
注意：与双极型晶体管相比，一个MOS器件即使在无电流流过时也可能是开通的。饱和区：VGS≥Vth且VDS≥VGS-Vth
当VDS增大到一定数值（VGD=Vth），靠近漏端被夹断。
VDS继续增加，将形成一夹断区，且夹断点向源极靠近，沟道被夹断后，VDS上升时，其增加的电压基本上加在沟道厚度为零的耗尽区上，而沟道两端的电压保持不变，所以ID趋于饱和。
当VGS增加时，由于沟道电阻的减小，饱和漏极电流会相应增大。
在模拟电路集成电路中饱和区是MOS管的主要工作区
击穿区：若VDS大于击穿电压BVDS（二极管的反向击穿电压），漏极与衬底之间的PN结发生反向击穿，ID将急剧增加，进入雪崩区，此时漏极电流不经过(jīngguò)沟道，而直接由漏极流入衬底。MOS管的表示(biǎoshì)符号1.2MOS管的极间电容(diànróng)（1）－“本征栅电容(diànróng)”栅极与导电沟道构成一个(yīɡè)平板电容（栅极+栅氧+沟道），即：CGC=WLεOX/tox=WLCOX
可以将之视为集总电容，即：CGS=CGD=（1/2）CGC
改变任一电压都将改变沟道电荷
耗尽型电容CCB（沟道+耗尽层+衬底）形成了源极与漏极到衬底的电容，不过经常忽略。假设长沟道模型，工作于饱和区时如改变源极电压，则有：
在漏极端口的栅与沟道的电压差保持不变（Vth），但源极端口的电压差发生了改变。
这意味着电容的“底板”不是(bùshi)均匀改变。
详细的分析可以得到此时Cgs=（2/3）WLCOX
假设长沟道模型，工作于饱和区时如改变漏极电压则不会改变沟道电荷，即Cgd=0（忽略二次效应及外部电容）。不存在导电沟道：
栅到衬底间的电容等效为栅氧电容与耗尽(hàojìn)电容的串联。
如果栅电压为负，则耗尽(hàojìn)层变薄，栅与衬底间电容增大。
对于大的负偏置，则电容接近于CGC。1.2MOS管的极间电容(1)栅与沟道之间的栅氧电容：
C2=WLCox，其中Cox为单位面积栅氧电容εox/tox；
沟道耗尽层电容：

交叠(jiāodié)电容（多晶栅覆盖源漏区所形成的电容