基于FPGA的DDS信号发生器的实现的任务书.docx

基于FPGA的DDS信号发生器的实现的任务书
一、任务背景
DDS（DirectDigitalSynthesis）是一种基于数字信号处理技术的信号发生器。它利用数字信号直接生成波形，通过数字控制锁相环（PLL）实现频率可调。DDS仅需要数码信号发生器、DAC、滤波器、放大器等几个简单的模块即可实现完整的信号发生和输出过程。
FPGA(FieldProgrammableGateArray)是一种可编程的集成电路，其硬件资源非常丰富，可以实现各种复杂电路的设计。FPGA在高速、流式、并行处理等方面具有明显的优势。
本项目旨在利用FPGA实现基于DDS的信号发生器，实现频率可调的正弦波、方波、三角波和锯齿波四种波形的输出。
二、项目任务
1.根据DDS原理和电路理论，在FPGA上设计出可编程的DDS模块，支持可编程频率和幅值输入。
2.在DDS模块基础上，实现四种波形的输出，通过基于键盘和LED灯的控制方式，切换不同的波形。
3.配置ADC模块，通过采样逆变换，对DDS输出的波形进行验证和调试。
4.配置PS/2接口，实现按键输入和LED灯的输出。
5.通过测试，验证DDS模块的输出稳定性、输出波形的准确度和可控性。
三、实现方案
1.DDS模块设计
DDS模块的基本原理是：通过相位累加器、频率控制字、三角函数量化锁相环以及DAC等模块，实现数字信号的频率可调和幅度控制。
设计过程如下：
（1）通过phase_acc（相位累加器）模块实现，所有波形的频率计算公式如下：
f=(2^32/10.00MHz)*f0；
f0为指定的频率值，10MHz为时钟频率。另外，相位累加器PHASE_ACC的作用是将每个时钟周期的相位分别累加，以产生正常的增量/减量（分别为0x5A,-0x5A）。对于锯齿波，只需将增量LSB置为0x00即可。
（2）通过ctrl_updater（控制更新器）模块实现控制字转换为系统时钟的时间间隔。所有波形的计算公式如下：
ctrl_up=（2^32/10.00MHz）*freq_ctrl；
freq_ctrl为控制字。
（3）通过sin_unit和triangle_unit模块，将phase_acc的累加结果分别作为正弦、三角函数口，然后用量化数据表作为参考，产生固定的输出波形。
2.具体实现
（1）代码编写
根据DDS的原理和具体设计过程，采用VHDL编写代码，将模块分为相位累加模块、控制更新模块、三角函数锁相环模块、正弦波量化模块、方波量化模块、三角波量化模块、锯齿波量化模块以及DAC输出模块，利用模块实例化实现整个系统。
（2）平台配置
在Vivado开发环境中，创建并打开新工程，选择工程类型，选择一个Zynq块作为处理器核心，将适当数量的逻辑电路和DMA通道添加到处理器系统中，并配置Peripherals并启动系统即可。
（3）外设配置
a.PS/2键盘配置：通过电路器件将键盘数据输入至FPGA器件中。
b.LED灯配置：LED灯是以正常电压工作的，使用数码电路典型的低水平输入进行开关。
c.ADC配置：通过界面调节获取DTO期望值。
3.技术细节
（1）FPGA器件使用约束文件进行布线。
（2）通过PLL（锁相环）对FPGA内部时钟进行频率调整。
（3）设置各种方波、三角波、锯齿波和正弦波输出，并对输出波形进行验证。
（4）配合键盘和十六进制显示屏，实现操作便捷。
四、实现步骤
（1）配置硬件
a.前期准备：通过Xilinx下载器将程序下载至FPGA中，配置FPGA器件的时钟频率和IO电平。
b.模块设计：根据DDS的设计原理，将模块分为相位累加模块、控制更新模块、三角函数锁相环模块、正弦波量化模块、方波量化模块、三角波量化模块、锯齿波量化模块以及DAC输出模块，并使用VHDL+IP核进行代码编写。
c.模块实例化：根据设计结果进行同名模块的实例化，调用参数并将代码打包成容易实现的形式，生成输出文件。
（2）配置软件
a.调试软件：采用Vivado软件进行开发和调试，注意修改器件频率，配置外围模块和端口输入。
b.查找模块：在Vivado的IP库中，输入所需IP名称，即可查找。
c.配置参数：如需修改IP核必要参数，需在IP核库中右键进入，点击CustomizeIP进入界面，配置必要参数。
d.核—实例化：在IP库中，选择所需IP核，并进行实例化和参数调整，完成后即可生成所需代码并进行调试和烧录。
五、总结
通过本项目的实践，我们掌握了基于FPGA的DDS信号发生器系统的设计思路和具体实现，实现了正弦波、方波、三角波和锯齿波四种波形的输出，并在相位累加器、控制更新器、三角函数锁相环、量化器和DAC等模块上进行了具体的实践和调试。
本项目具有一定的难度，对于FPGA编程、模块设计和电路理论等方面的掌握都有一定的