LTE Turbo码高速译码器设计与FPGA实现的任务书.docx

LTETurbo码高速译码器设计与FPGA实现的任务书
任务书
题目：LTETurbo码高速译码器设计与FPGA实现
一、任务概述
为了提高移动通信系统的传输效率和鲁棒性，Turbo码被广泛应用于4GLTE系统中的子载波传输和控制信道。在这个项目中，我们需要设计一种高速的LTETurbo码译码器，并将其实现在FPGA上。
二、研究背景
Turbo码是一种迭代译码技术，采用两个相同的编码器和滑动窗口译码器组成，能够有效地降低误比特率（BER）并提高误码率（FER）性能。Turbo码在4GLTE系统中被广泛应用，在数据传输和控制信道中都有应用。
三、研究内容
1.理论设计：根据Turbo码的原理和标准，设计高速的LTETurbo码译码器，包括编码器和滑动窗口译码器。
2.硬件设计：将LTETurbo码译码器的设计转化为硬件电路，在实现过程中考虑时序和电路布局等问题。
3.FPGA实现：将硬件电路实现在FPGA芯片上，测试验证LTETurbo码译码器的正确性和性能。
四、关键技术
1.Turbo码译码算法：设计高速的Turbo码译码器需要深入理解Turbo码的原理和译码算法，对译码器的模块化设计和算法优化有较高要求。
2.电路设计：将Turbo码译码器的设计转换为电路需要充分考虑时序和电路布局等问题，保证电路能够正常工作并达到预期的吞吐量和稳定性。
3.FPGA实现：FPGA作为硬件实现高速Turbo码译码器的主要平台，需要掌握FPGA设计和调试技术。
五、预期结果
预期实现一种高速的LTETurbo码译码器，满足4GLTE系统中子载波传输和控制信道的需求。该译码器能够正常工作、确保数据传输质量，并具有较高的吞吐量和稳定性。
六、进度安排
1.第一阶段（2周）：研究Turbo码译码算法，完成理论设计，确定电路实现方式。
2.第二阶段（4周）：设计Turbo码译码器的电路，进行电路仿真，优化电路性能和时序。
3.第三阶段（6周）：将Turbo码译码器实现在FPGA芯片上，进行模拟和测试验证，优化算法和电路性能。
4.第四阶段（2周）：总结工作成果，撰写研究报告。
七、参考文献
1.J.Hagenauer,“Rate-CompatiblePuncturedConvolutionalCodes(RCPCCodes)andTheirApplications,”IEEETransactionsonCommunications,vol.36,no.4,pp.389-400,April1988.
2.W.Zhang,B.Luo,andQ.Gao,“AHigh-ThroughputParallelArchitectureforTurboDecoding,”IEEETransactionsonVLSISystems,vol.21,no.4,pp.686-695,April2013.
3.R.Pyndiah,“Near-OptimumDecodingofProductCodes,”IEEETransactionsonCommunications,vol.46,no.8,pp.1003-1010,August1998.
4.3GPPTS36.212:“EvolvedUniversalTerrestrialRadioAccess(E-UTRA);Multiplexingandchannelcoding,”v13.4.0,September2016.