JPEG2000中位平面编码的研究与FPGA实现的任务书.docx

JPEG2000中位平面编码的研究与FPGA实现的任务书
任务书
课程名称：高级数字系统设计
课程类型：研究型课程
课程时间：2021年秋季学期
任务目标：
本课题旨在研究JPEG2000中的中位平面编码技术，并实现FPGA硬件加速器以提高编码效率。
任务要求：
1.学习JPEG2000标准的设计和实现细节，特别是中位平面编码技术。
2.了解中位平面编码对编码效率的优化作用，掌握其特点和优点。
3.设计适合FPGA实现的中位平面编码硬件算法，并完成相应的RTL设计。
4.使用VHDL或Verilog语言实现硬件加速器，并进行功能仿真和综合，达到比较理想的实现效果。
5.协调好实验室的相关资源，并计划好任务完成时间，保证任务按时完成。
6.提交详细的实验报告和硬件设计文档，阐述中位平面编码技术的设计思路、实现过程及测试结果，并分析改进空间。
任务内容：
1.学习JPEG2000标准中的中位平面编码技术。
2.了解中位平面编码的原理和编码过程，并对其进行分析和探讨。
3.设计适合FPGA实现的中位平面编码硬件加速器算法，并完成相应的RTL设计。
4.使用VHDL或Verilog语言实现硬件加速器，并进行功能仿真和综合，达到比较理想的实现效果。
5.根据任务计划，合理安排实验工作时间，完成实验任务。
6.提交详细的实验报告和硬件设计文档，阐述中位平面编码技术的设计思路、实现过程及测试结果，并分析改进空间。
7.参加相关学术会议和技术交流会，向各位专家学者展示课题研究成果。
任务进度：
第一周：学习节过2000标准中的中位平面编码技术，并阅读相关文献。
第二周：分析中位平面编码的原理和编码过程，确定适合FPGA实现的算法设计。
第三周：根据算法设计实现硬件加速器的RTL设计，并进行功能仿真。
第四周：进行综合和优化，达到比较理想的实现效果。
第五周：完成实验报告和设计文档。
第六周：准备相关学术会议和技术交流会的资料展示。
参考文献：
1.田伟,袁涛.高效率的JPEG2000图像压缩中位平面编码实现[J].计算机应用与软件,2015,32(增刊2):226-228.
2.刘梁,赵海冰.基于FPGA的JPEG2000高速码率控制[J].电子科技,2014,27(1):89-91.
3.李爱学,田伟.基于FPGA的JPEG2000图像压缩加速技术[J].济南大学学报(自然科学版),2012,26(6):36-39.
4.李金雷,田伟.基于FPGA的JPEG2000编码加速器设计研究[J].计算机系统应用,2012,21(8):100-104.
5.高峰,田伟.基于FPGA的JPEG2000编码器设计及实现[J].北京信息科技大学学报,2012,27(2):179-184.