施耐德PLC-标准指令库专题培训课件.ppt

施耐德PLC标准指令库指令块如图所示：输出：
Q：布尔型（BOOL）；一旦CV达到0时，其值为TRUE。
CV：字型（WORD）；不断减1的值，从PV开始直至其达到0。
当LOAD为TRUE时，计数变量CV被初始化为上限值PV。当
CD端有一个从FALSE变为TRUE的上升沿时，若CV大于0时，它
将减1（也就是说，它不会输出小于0的值）。当CV等于0时，
Q返回TRUE。程序例：加计数指令CTU输入：
CU：布尔型（BOOL）；该输入端的上升沿触发CV的递增计数。
RESET：布尔型（BOOL）；当其为TRUE时，CV被复位为0。
PV：字型（WORD）；CV计数的上限。
输出：
Q：布尔型（BOOL）；一旦CV达到其上限PV时，其值为TRUE。
CV：字型（WORD）；不断加1的值，直至其达到PV。
当RESET为TRUE时，计数变量CV被初始化为0。当CU端有
一个从FALSE变为TRUE的上升沿时，CV将加1。当CV大于或等
于上限PV时，Q返回TRUE。
程序例：

加减双向计数指令CTUD输入：
CU：布尔型（BOOL）；当CU端有上升沿时，触发CV的递增计数。
CD：布尔型（BOOL）；当CD端有上升沿时，触发CV的递减计数。
RESET：布尔型（BOOL）当其为TRUE时，CV被复位为0。
LOAD：布尔型（BOOL）；当其为TRUE时，CV被置为PV。
PV：字型（WORD）；CV递增时的上限值，或CV开始递减时的初
始值。
程序例：延时断开指令TOF输入：
IN：布尔型（BOOL）；该输入端的下降沿触发ET端
的计时。
PT：时间型（TIME）；ET计时时间的上限值（延时
时间）。
输出：
Q：布尔型（BOOL）；一旦ET端计时达到上限值PT时，
输出一个下降沿（延时时间过去了）。
ET：时间型（TIME）；时间的当前状态。
程序例：延时导通指令TON输入：
IN：布尔型（BOOL）；该输入端的上升沿触发ET端
的计时。
PT：时间型（TIME）；ET计时时间的上限值（延时
时间）。
输出：
Q：布尔型（BOOL）；一旦ET端计时达到上限值PT时，
输出一个上升沿（延时时间过去了）。
ET：时间型（TIME）；时间的当前状态。
程序例：(1)通电延时TON：利用通电延时TON设计一个通电后延时3S的梯形图(2)断电延时TOF：t=0s时的运行结果：PLC每隔2秒钟读取一次单个定时器用法秒脉冲+计数器触发定时器指令TP输入：
IN：布尔型（BOOL）；该输入端的上升沿触发ET端的计时
PT：时间型（TIME）；计时时间的上限值
输出：
Q：布尔型（BOOL）；当ET端在计时的时候，其值为TRUE
ET：时间型（TIME）；时间的当前状态
程序例：脉冲指令BLINK程序例：功能块BLINK的应用功能块介绍：
(1)功能块BLINK产生脉冲信号。输入由BOOL类型ENABLE，以及TIME类型TIMELOW和TIMEHIGH组成。输出OUT是BOOL类型。图中的程序实现了10s为真、10s为假的方波下降沿触发指令F_TRIG输入：
CLK：布尔型（BOOL）；被检测其下降沿的布尔型输入信号
输出：
Q：布尔型（BOOL）；当CLK上检测到一个下降沿时，其值为TRUE;只要输入变量CLK为TRUE，输出Q都保持为FALSE。一旦CLK为FALSE，Q会先返回TRUE，然后被置为FALSE。这意味着每次调用这个功能块时，Q会返回FALSE直到CLK在上升沿后有一个下降沿。程序例：上升沿触发指令R_TRIG输入：
CLK：布尔型（BOOL）；被检测上升沿的布尔型输入信号
输出：
Q：布尔型（BOOL）；当CLK上检测到一个上升沿时，其值为TRUE只要输入变量CLK为FALSE，输出Q保持为FALSE。一旦CLK为TRUE，Q会先返回TRUE，然后被置为FALSE。这意味着每次调用这个功能块时，Q会返回FALSE直到CLK在下降沿后有一个上升沿。
程序例：单按钮控制输出灯的程序(4)当第二个脉冲到来时，M3再产生一个扫描周期的单脉冲，使得输出线圈lamp的状态由接通变为断开。
(5)通过分析可知，通过一个输入点的上升沿的次数可控制输出lamp的接通和断开。
(6)由以上分析可知，这个程序同时也是一个二分频电路。如果将分频的脉冲信号加button上，则lamp的输出频率刚好是button输入频率的1／2.加运算指令ADD程序例：减运算指令SUB程序例：变量相乘。允许的变量类型：BYTE、WORD、DWORD、SINT、USINT、INT、UINT、DINT、UDINT、REAL和LREAL。指令如下图所示：程序例：除运算指令DIV程序例：截尾取整指令TRUNC程序例：取余指令MOD程序例：比较等于指令EQ程序例：比较大于等