基于FPGA的Turbo码编译码器设计的中期报告.docx

基于FPGA的Turbo码编译码器设计的中期报告
一、项目简介
Turbo码是一种纠错编码技术，被广泛应用于通信系统中以提高传输可靠性。在本项目中，我们将使用FPGA技术实现Turbo码编码器和译码器，以实现高速、低延迟、低功耗的通信系统。
二、项目进展
在项目的前半段，我们已完成了Turbo码编码器的设计和实现。编码器使用了3GPP标准的Turbo码的结构，采用迭代译码算法和MAP译码算法，并在FPGA平台上进行了验证。具体进展如下：
1.系统架构设计
根据Turbo码的编码原理和3GPP标准，我们设计了Turbo码编码器的系统架构。主要包括四个模块：第一个模块是交织器，将输入数据进行交织；第二个模块是编码器，将交织后的数据进行Turbo码编码；第三个模块是解交织器，将编码后的数据进行解交织；第四个模块是输出模块，将解交织后的数据输出。
2.模块设计
针对每个模块，我们设计了相应的电路结构。编码器采用递归系统，包括两个编码器组件和一条反馈连接。交织器和解交织器使用了迭代式行列交织算法。MAP译码算法采用了软译码和硬译码的结合。
3.VerilogHDL代码实现
我们使用了VerilogHDL语言来实现Turbo码编码器的各个模块，包括编码器、交织器、解交织器和译码器。代码已经进行了初步的仿真测试，在一定程度上验证了功能的正确性。
三、下一步计划
目前，我们已经完成了Turbo码编码器的设计和验证。在接下来的工作中，我们将继续开展Turbo码译码器的设计和实现，并将两个模块进行集成。我们还将进一步进行性能测试和优化，以确保整个系统的性能和可靠性。同时，我们将不断完善文档和报告，以及准备后续的展示。