基于FPGA的Turbo码编译码器研究的任务书.docx

基于FPGA的Turbo码编译码器研究的任务书
任务书：
一、任务目的
本任务书旨在研究基于FPGA的Turbo码编译码器，探讨其编解码算法及实现原理，最终在FPGA平台上实现Turbo码编译码器。
二、任务内容
（一）学习Turbo码编解码原理
1.学习Turbo码编码原理；
2.学习Turbo码解码原理；
3.了解率匹配Turbo码编解码原理。
（二）实现Turbo码编译码器的算法设计
1.设计Turbo码编码算法；
2.设计Turbo码解码算法；
3.设计率匹配Turbo码编码算法；
4.设计率匹配Turbo码解码算法。
（三）基于FPGA平台完成Turbo码编译码器的硬件实现
1.学习FPGA硬件编程语言；
2.设计Turbo码编译码器在FPGA平台上的硬件结构；
3.实现Turbo码编译码器硬件模块；
4.进行仿真验证和调试优化。
（四）编写实验报告
1.撰写Turbo码编译码器的算法设计和硬件实现；
2.对算法和实现进行分析和评价；
3.摘要和参考文献。
三、任务时间
本任务需要在两个月内完成，具体时间安排如下：
第1周：学习Turbo码编解码原理；
第2-3周：完成Turbo码编译码器算法设计；
第4-5周：学习FPGA硬件编程语言、硬件结构设计以及硬件模块实现；
第6-7周：进行仿真验证和调试优化；
第8周：编写实验报告。
四、任务要求
（一）在学习Turbo码编解码原理的过程中，要深入理解Turbo码的编解码原理，掌握Turbo码的优缺点和应用场景。
（二）在Turbo码编译码器算法设计的过程中，要充分考虑Turbo码的实际应用场景，设计出适用于不同情况下的Turbo码编码算法、Turbo码解码算法、率匹配Turbo码编码算法和率匹配Turbo码解码算法。
（三）在基于FPGA平台完成Turbo码编译码器的硬件实现的过程中，要对FPGA硬件编程语言进行深入学习，灵活运用FPGA的特性设计Turbo码编译码器在FPGA平台上的硬件结构，实现Turbo码编译码器硬件模块，确保功能与性能达到设计要求，并进行仿真验证和调试优化。
（四）在编写实验报告的过程中，要对Turbo码编译码器的算法设计和硬件实现进行系统分析和评价，总结经验和教训，并对未来Turbo码编译码器研究方向提出一定的思考。报告的规范要符合学校和课程要求。
五、参考文献
[1]BenedettoS,MontorsiG,DivsalarD,etal.Turbocodes[J].ProceedingsoftheIEEE,1996,84(8):1224-1275.
[2]SunS,ChengS.Animproveddecodingalgorithmofinterleaver-basedturbocodes[J].EURASIPJournalonWirelessCommunicationsandNetworking,2018(1):4.
[3]AmaraO,HamdiM.AneffectiveimplementationofserialQRdecompositionforcollectiveturbodecodingonheterogeneousclusterofworkstations[J].JournalofParallelandDistributedComputing,2016,91:59-72.
[4]LiJ,LyuW.TurbocodesforOFDMsystems:Analysisanddesignconsiderations[J].IEEETransactionsonWirelessCommunications,2004,3(4):1017-1027.