基于NiosⅡ软核的便携交通流量计研究与设计的中期报告.docx

基于NiosⅡ软核的便携交通流量计研究与设计的中期报告
一、项目简介
本项目旨在设计一种基于NiosⅡ软核的便携式交通流量计。通过采集交通信号灯的状态，可以准确测量车辆通过路口的时间，从而得出流量数据。本系统集成了FPGA、NiosⅡ软核及其外设的硬件平台，以及C语言和VerilogHDL的编程技术，实现了数据采集、存储、处理和显示等功能。
二、进展情况
本项目已经完成了硬件电路设计和FPGA代码编写。主要完成了以下工作：
1.硬件电路设计
设计了交通信号灯状态采集电路、霍尔传感器采集电路、7段LED数码管显示电路、LCD显示屏显示电路等部分电路，并完成了原理图和PCB板的设计。
2.FPGA代码编写
采用VerilogHDL语言编写了基于NiosⅡ软核的逻辑控制器代码，实现了外设的寄存器映射、中断服务程序，以及数据采集、处理、存储和显示等功能。同时，也通过C语言编写了驱动程序和应用程序。
三、下一步工作
下一步的工作计划包括：
1.完成PCB板生产和元器件的采购、组装。
2.调试硬件和软件，验证系统的功能和性能。
3.编写测试程序和文档，准备项目验收。
四、存在的问题和解决方案
在项目开发过程中，存在以下问题和解决方案：
1.交通信号灯状态采集电路设计中存在噪声干扰的问题。通过加入滤波电路和优化PCB布局，减少了干扰对采集信号的影响。
2.FPGA代码编写中存在逻辑错误的问题。通过仔细调试和对代码的优化，解决了这些问题。
3.PCB板设计中存在布局不合理的问题。通过重新设计和修改布局，提高了电路板的可靠性和稳定性。