基于FPGA的QPSK调制解调的设计与实现的中期报告.docx

基于FPGA的QPSK调制解调的设计与实现的中期报告
一、项目概述
本项目基于FPGA实现QPSK调制解调器，并借助MATLAB进行模拟验证。具体实现包括采样、数字模拟转换、QPSK调制、QPSK解调、误码率测试等模块。其中，模拟信号来源于MATLAB仿真，在FPGA上进行实现和验证。
二、进展情况
1.确定方案
初期，我们详细研究了QPSK调制解调器的原理及基本流程，并分析了QPSK调制解调的过程。在此基础上，我们确定了Xilinx公司的FPGA为实现平台，采样率为8kHz，使用32位的定点小数格式进行数据传输。
2.数据采集与处理
在数据采集方面，我们借助Altera公司的DE1开发板实现了采集和数字模拟转换的功能。我们通过观察采集到的数据波形和调制后的QPSK信号，确保数据采集和转换的正确性。在数据处理方面，我们使用MATLAB生成了QPSK信号，并借助FPGA实现了信号的解调和误码率测试。
3.QPSK调制解调模块设计
在QPSK调制解调模块设计中，我们使用VerilogHDL语言进行设计，包括QPSK调制、QPSK解调、载波复合和误码率测试等模块。在调制和解调模块中，我们使用了数字锁相环(DPLL)技术解决了时钟偏移和抖动的问题，并利用FIR滤波器解决器件噪声的干扰。
4.总结
我们已经完成了数据采集和处理，QPSK调制解调模块的设计和验证。在未来的工作中，我们将进一步完善误码率测试模块，优化系统性能，提高QPSK调制解调器的性能和稳定性。