基于工艺的超短沟道高K栅MOSFET寄生电容的综述报告.docx

基于工艺的超短沟道高K栅MOSFET寄生电容的综述报告
超短沟道（sub-10nm）高K栅MOSFET是一种先进的半导体器件，拥有高性能和低功耗的优点，被广泛应用于芯片制造和集成电路设计领域。但是，随着MOSFET尺寸越来越小，寄生电容的增加成为影响器件性能的一个关键因素。本文将综述超短沟道高K栅MOSFET中寄生电容的来源、影响因素和减小方法。
超短沟道高K栅MOSFET的寄生电容主要包括栅极-通道寄生电容、源漏极-漏极寄生电容和结电容。其中，栅极-通道寄生电容是所有寄生电容中最重要的，并且是影响MOSFET性能的关键因素。其大小受到沟道长度、栅极材料、栅氧化物介电常数等因素的影响。在传统的MOSFET中，通常采用二氧化硅作为栅氧化物，其介电常数约为3.9。而高K栅氧化物的介电常数通常大于10，因此能够显著减少栅极-通道寄生电容。
除了栅极-通道寄生电容，源漏极-漏极寄生电容也会影响MOSFET的性能。其大小受到源漏极和漏极的连接方式和位置的影响。在超短沟道MOSFET中，由于沟道长度很短，导致源漏极区域很小，因此源漏极-漏极寄生电容成为影响MOSFET性能的另一个关键因素。
结电容也是超短沟道高K栅MOSFET重要的寄生电容之一。结电容大小受到器件结构和工艺参数等因素的影响。在选择MOSFET工艺参数时需要考虑结电容以及栅极-通道寄生电容、源漏极-漏极寄生电容的相互影响。
为了减小超短沟道高K栅MOSFET中的寄生电容，采取了多种方法。例如，利用氧化物氧化还原法（Oxidegrown/reducedoxide,OGR）来控制栅极氧化物的厚度，从而减小栅极-通道寄生电容；采用全方向蚀刻等工艺方法来控制源漏极区域，从而减小源漏极-漏极寄生电容；通过选择合适的材料和工艺参数来控制机构结构，从而减小结电容。
总的来说，超短沟道高K栅MOSFET是一种具有广泛应用前景的器件，但是寄生电容的存在会影响其性能。因此，需要采取相应的工艺措施来减小寄生电容，从而提高MOSFET的性能。