高速低功耗NoC互连结构设计研究的开题报告.docx

高速低功耗NoC互连结构设计研究的开题报告
一、研究背景和意义
随着计算机系统的不断发展，对于高速低功耗的互连结构的需求也越来越大。当前，网络互连在计算机系统中起着至关重要的作用，然而传统的互连结构在高性能计算和大规模多核计算机系统中存在以下问题：
（1）较高的功耗和延迟：传统互连结构往往使用频率较高的串行和并行总线进行数据传输，在数据传输速度和稳定性上存在瓶颈，因此挑战在于实现高速互连同时尽可能地降低功耗和延迟。
（2）可扩展性较差：传统互连结构在扩展性上往往存在瓶颈，难以满足大规模多核计算机系统的需求，因此需要一种更加灵活的互连结构。
现有的基于网络互连的研究中，NoC（Network-on-Chip）是一种自适应、高性能、低功耗、易扩展的互连结构，适用于多核和单芯片系统的需要。它采用异构网络拓扑结构，通过路由算法实现数据传输，具有很高的可扩展性和可重构性。因此，研究高速低功耗NoC互连结构设计及其相关算法是目前互连结构研究的热点之一，具有广泛的应用前景和意义。
二、研究目标和内容
本研究将以高速低功耗NoC互连结构为研究对象，旨在设计一种更加高效、低功耗、可靠的互连结构，同时提出适应异构网络拓扑结构的路由算法，完成以下研究内容：
（1）设计适应于高速低功耗NoC互连结构的拓扑结构。
（2）基于拓扑结构，提出适应异构网络拓扑结构的路由算法，保证数据传输的可靠性和高效性。
（3）在FPGA开发板上实现所提出的高速低功耗NoC互连结构，并进行测试和验证。
三、研究方法和技术路线
本研究的主要研究方法为理论研究和实践应用相结合，具体技术路线如下：
（1）理论研究阶段：
A.按照表格引导，对高速低功耗NoC互连结构进行深入全面的结构分析和研究，以及对异构网络拓扑结构的研究。
B.对路由算法进行研究，提出适应于异构网络拓扑结构的路由算法，减少路由延迟和能耗的同时，尽量提升路由效率。
C.利用相关软件仿真和分析各类算法，评估各个算法在互连结构上的性能。
D.针对研究结果进行系统总结，制定方案并成文。
（2）实践应用阶段：
A.在FPGA开发板上实现所提出的高速低功耗NoC互连结构，借助仿真软件进行数据传输测试和评估。
B.确定研究结论，并制定总结报告。
四、预期成果
本课题的预期成果有：
（1）提出一种高效、低功耗、可重构的高速低功耗NoC互连结构，并实现在FPGA开发板上进行测试和验证。
（2）提出一种适应异构网络拓扑结构的路由算法，保证数据传输的可靠性和高效性。
（3）完成与本研究相关的一篇学术论文，并得到学术界的认可和关注。
五、进度安排
本研究的进度安排如下表所示：
|任务|时间安排|
|--------|----------|
|理论研究|第1-6个月|
|实践应用|第7-12个月|
|论文撰写|第11-12个月|
|论文答辩|第12个月|
六、预期参考文献
1.Cucu-Dumitrescu,C.,&Raulet,M.A.(2007).AcomparativestudyofinterconnectarchitecturesforCMPsandMPSoCs.JournalofSystemsArchitecture,53(10),783-798.
2.Benini,L.,Murali,S.,Bogliolo,A.,&DeMicheli,G.(2002).Asurveyofdesigntechniquesforsystem-leveldynamicpowermanagement.IEEEtransactionsonverylargescaleintegration(VLSI)systems,10(4),343-355.
3.Liu,X.,Jiang,L.,Yuan,J.,&Li,L.(2014).Low-powerdesignforhighperformanceNoC-basedSoC.JournalofSystemsArchitecture,60(2),221-233.
4.Duato,J.,Yalamanchili,S.,&Ni,L.M.(2003).Interconnectionnetworks:anengineeringapproach.MorganKaufmann.
5.Li,T.,&Leung,V.C.(2010).Alow-powernetwork-on-chiparchitecturewithdynamicvoltagefrequencyscaling.IEEETransactionsonParallelandDistributedSystems,22(7),1172-1183.