面向版面加速的嵌入式ASIP设计与实现的任务书.docx

面向版面加速的嵌入式ASIP设计与实现的任务书
任务书
一、课题背景：
随着物联网、智能家居、智能交通等应用的迅速发展，无线通信、嵌入式处理器、大数据分析等技术得到广泛应用，为现代社会的发展带来新的动力和机遇。与此同时，业界对于功耗和性能优化的要求也日益增高。因此，对于嵌入式系统和芯片的需求变得越来越迫切。在此背景下，设计和实现一种面向版面加速的嵌入式ASIP（Application-SpecificInstruction-setProcessor，即应用特定指令集处理器）变得尤为重要。
二、研究内容：
本项目旨在设计和实现一种面向版面加速的嵌入式ASIP，包括以下内容：
1.了解ASIC、FPGA、CPU以及ASIP的基本概念及指令集架构。
2.研究版面加速技术，明确其优势和实现方式。
3.分析目标应用（媒体处理、信号处理等）的特点，确定ASIP的体系结构和功能模块。
4.设计ASIP的指令集，确定指令的格式、寄存器和操作码等结构。
5.实现ASIP的处理器核心，并基于FPGA平台进行验证。
6.利用ASIC设计工具进行芯片的实现，并进行验证。
三、研究方法：
1.拟采用文献资料法，对ASIC、FPGA、CPU以及ASIP的基本概念及指令集架构进行研究。
2.对版面加速技术进行资料搜集和分析，研究其优势和实现方式。
3.分析目标应用的特点，在此基础上确定ASIP的体系结构和功能模块。
4.设计并实现ASIP的指令集，采用Verilog或VHDL进行编码。
5.对ASIP的处理器核心进行实现，并基于FPGA平台进行验证。
6.利用ASIC设计工具进行芯片的实现，并进行验证。
四、预期成果：
1.设计和实现面向版面加速的嵌入式ASIP，并在FPGA/ASIC平台上进行测试验证，达到预期性能指标。
2.发表相关的学术论文或专利，提高本实验室在嵌入式ASIP领域的学术声誉。
3.掌握ASIC设计以及FPGA实现技术，提升实验室成员的实践能力。
五、进度安排：
第一年：
1.研究ASIC、FPGA、CPU以及ASIP的基本概念及指令集架构，同时了解版面加速技术。
2.分析目标应用的特点，确定ASIP的体系结构和功能模块。
第二年：
1.设计ASIP的指令集。
2.实现ASIP的处理器核心，并进行仿真和基于FPGA平台的验证。
第三年：
1.将ASIP的设计和实现移植到ASIC上，并进行验证。
2.准备相关学术论文或专利的申请。
六、参考文献：
[1]MichaelJ.Flynn,ATaxonomyofMulticomputerArchitectures,IEEEComputer,vol.20,pp.40-56,Apr.1987.
[2]Axell,E.etal.(2016),‘Exploringthedesignspaceofprogram-controlledacceleratorsforimageprocessing’,EURASIPJournalonEmbeddedSystems,2016,31.
[3]Hennessy,J.L.;Patterson,D.A.(2013),Computerarchitecture:aquantitativeapproach,SixthEdition,ElsevierInc.
[4]Keckler,S.W.etal.(2011),‘GPUsandthefutureofparallelcomputing’,IEEEMicro,vol.31,no.5,pp.7–17.
[5]Zohouri,F.;Rosengarten,G.(2016),‘AmethodologyforASIPdesignoptimizationbasedondynamiccost”,IEEETransactionsonVeryLargeScaleIntegration(VLSI)Systems,toappear.