一种故障攻击检测电路及故障攻击防护方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN108599920A(43)申请公布日2018.09.28(21)申请号201810555671.2(22)申请日2018.05.31(71)申请人哈尔滨工业大学(威海)地址264209山东省威海市文化西路2号(72)发明人王晨旭赵诗尧徐天亮罗敏王新胜宫月红周志权罗清华李一平(74)专利代理机构哈尔滨市松花江专利商标事务所23109代理人岳昕(51)Int.Cl.H04L9/00(2006.01)权利要求书3页说明书7页附图2页(54)发明名称一种故障攻击检测电路及故障攻击防护方法(57)摘要一种故障攻击检测电路及故障攻击防护方法，涉及密码算法领域。解决了现有技术中无法对安全芯片中基于piccolo算法的轮函数模块进行攻击检测及故障防护的问题。检测电路包括5个检测模块，且5个检测模块对基于piccolo算法的轮函数模块中的两个F函数模块、两个异或运算器和轮置换RP函数模块进行检测，及其对基于piccolo算法的轮函数模块中的两个F函数模块、两个异或运算器和轮置换RP函数模块所在的数据传输支路进行检测。本发明主要对由基于piccolo算法的轮函数模块构成的智能卡设备的攻击故障进行检测。CN108599920ACN108599920A权利要求书1/3页1.故障攻击检测电路，该检测电路用于对基于piccolo算法的轮函数模块进行故障攻击检测，所述基于piccolo算法的轮函数模块包括两个F函数模块、两个异或运算器和轮置换RP函数模块；其特征在于，检测电路包括5个检测模块分别为检测模块F1至F5；检测模块F1用于对轮函数模块中的第一个F函数模块及该模块所在的第[0:15]位数据传输支路进行攻击检测；检测模块F2用于对轮函数模块中的第一个异或运算器及该异或运算器所在的第[16:31]位数据传输支路进行攻击检测；检测模块F3用于对轮函数模块中的第二个F函数模块及该模块所在的第[32:47]位数据传输支路进行攻击检测；检测模块F4用于对轮函数模块中的第二个异或运算器及该异或运算器所在的第[48:63]位数据传输支路进行攻击检测；检测模块F5用于对轮函数模块中的轮置换RP函数模块进行攻击检测。2.根据权利要求1所述的故障攻击检测电路，其特征在于，检测模块F1包括校验寄存器X0、存储寄存器X0、1号异或运算器和1号F′函数模块；校验寄存器X0的数据输出端与1号异或运算器的第一输入端连接；存储寄存器X0的输出端与第一个F函数模块的输入端和轮置换RP函数模块的第一输入端同时连接；第一个F函数模块的输出端与1号F′函数模块的输入端连接，1号F′函数模块的输出端与1号异或运算器的第二输入端连接；1号异或运算器输出的数据作为检测模块F1的输出数据；检测模块F2包括校验寄存器X1、存储寄存器X1、2号异或运算器；校验寄存器X1的数据输出端与2号异或运算器的第一输入端连接，2号异或运算器的第二输入端与第一个F函数模块的输出端连接；存储寄存器X1的输出端与轮函数模块中的第一个异或运算器的第一输入端连接，轮函数模块中的第一个异或运算器的第二输入端与第一个F函数模块的输出端连接；2号异或运算器的第三输入端和轮函数模块中的第一个异或运算器的第三输入端均用于接收密钥信号rk2i；其中，rk2i表示第i轮密钥信号，i为整数；轮函数模块中的第一个异或运算器的输出端与2号异或运算器的第四输入端和轮置换RP函数模块的第二输入端同时连接；2号异或运算器输出的数据作为检测模块F2的输出数据；检测模块F3包括校验寄存器X2、存储寄存器X2、3号异或运算器和2号F′函数模块；校验寄存器X2的数据输出端与3号异或运算器的第一输入端连接；存储寄存器X2的输出端与第二个F函数模块的输入端和轮置换RP函数模块的第三输入端同时连接；第二个F函数模块的输出端与2号F′函数模块的输入端连接，2号F′函数模块的输出端与3号异或运算器的第二输入端连接；3号异或运算器输出的数据作为检测模块F3的输出数据；检测模块F4包括校验寄存器X3、存储寄存器X3、4号异或运算器；2CN108599920A权利要求书2/3页校验寄存器X3的数据输出端与4号异或运算器的第一输入端连接，4号异或运算器的第二输入端与第二个F函数模块的输出端连接；存储寄存器X3的输出端与轮函数模块中的第二个异或运算器的第一输入端连接，轮函数模块中的第二个异或运算器的第二输入端与第二个F函数模块的输出端连接；轮函数模块中的第二个异或运算器的第三输入端和4号异或运算器的第三输入端均用于接收密钥信号rk2i+1；其中，rk2i+1表示第i轮密钥信号；轮函数模块中的第二个异或运算器的输出端与4号异或运算器的第四输入端和轮置换RP函数模块的第四输入端同时连接；4号异或运算器