一种VCSEL芯片阵列结构及其制作方法.pdf
纪阳****公主
在线预览结束,喜欢就下载吧,查找使用更方便
相关资料
一种VCSEL芯片阵列结构及其制作方法.pdf
本发明提供了一种VCSEL芯片阵列结构,包括半导体层、氧化台阶和出光孔;氧化台阶在半导体层上呈阵列分布,且各氧化台阶相对于各出光孔中心对称,氧化台阶为多边形结构,相邻氧化台阶之间通过半导体筋连接,相邻多个氧化台阶的轮廓线及连接两氧化台阶的半导体筋构成的封闭空间形成氧化孔,出光孔中心对称且具有非圆形的氧化前沿轮廓线。另外,本发明还提供了该VCSEL芯片阵列结构的制作方法。本发明通过各相邻出光孔的氧化台阶相互之间由半导体筋连接,保证了各出光孔的机械强度,同时各氧化台阶相对于各出光孔中心对称,且分布均匀,保证了
一种VCSEL芯片封装结构及其制作方法.pdf
本发明公开了一种VCSEL芯片封装结构及其制作方法,该VCSEL芯片封装结构包括基板、VCSEL芯片、第一封装层和第二封装层;VCSEL芯片位于基板的一侧;第一封装层位于VCSEL芯片远离基板的一侧且覆盖VCSEL芯片;第二封装层位于第一封装层远离VCSEL芯片的一侧且覆盖第一封装层;当第一封装层的折射率小于第二封装层的折射率时,第一封装层的出光区远离VCSEL芯片的表面为凸面,同时第二封装层的出光区远离第一封装层的表面为凹面,或者,第一封装层的出光区远离VCSEL芯片的表面为凹面,同时第二封装层的出光区
VCSEL芯片制造方法及VCSEL阵列.pdf
本发明公开了一种VCSEL芯片制造方法,属于半导体激光器制造技术领域。本发明VCSEL芯片制造方法包括:在外延片上形成多个具有氧化限制型结构的主动区平台的步骤,所述制造方法还包括:在所形成的多个主动区平台之间的沟槽底部沉积具有拉应力的应力补偿层的步骤。本发明还公开了一种VCSEL阵列。针对VCSEL芯片制造过程中由于叠层DBR压应力所导致的翘曲问题,本发明对现有制造工艺进行改进,在氧化限制型的主动区平台制作完成后,在主动区平台之间的沟槽底部沉积具有拉应力的应力补偿层,以对叠层DBR所产生的压应力进行抵消,
单颗可变色阵列型VCSEL芯片及其制造方法.pdf
本发明公开了单颗可变色阵列型VCSEL芯片及其制造方法,VCSEL芯片包括量子阱、第一过渡层和第二过渡层;第一过渡层上设置有第一GaAs柱,第一GaAs柱上独立生长有ODR层,ODR层被蚀刻形成第一台柱,第一台柱蒸镀有镜面层,三个第一台柱的镜面层上覆盖有同一外延片键合层,且外延片键合层覆盖镜面层外侧直至第一过渡层,外延片键合层上设置有Si片、P‑contact;第二过渡层上设置有三个独立的第二GaAs柱,第二GaAs柱上生长有DBR层,DBR层被蚀刻形成第二台柱,第二台柱蒸镀有N‑contact,N‑co
一种VCSEL芯片及其制造方法.pdf
本发明提供一种VCSEL芯片及其制造方法,所述制造方法包括:制备一晶圆,并在所述晶圆的上表面刻蚀出至少一圆台,被刻蚀掉的部分形成凹陷区域;在所述晶圆的上表面沉积一层绝缘层;在所述绝缘层上涂一层光刻胶,并对所述光刻胶进行曝光处理;刻蚀掉曝光显影暴露出的所述绝缘层。本发明有效去除圆台上表面的绝缘层,避免绝缘层对vcsel的尺寸和产出造成影响,提高vcsel阵列的排布密度,并完整保留凹陷区域内的绝缘层。