一种MPU与FPGA扩展多串口的实现方法.pdf

(19)中华人民共和国国家知识产权局(12)发明专利申请(10)申请公布号CN109857685A(43)申请公布日2019.06.07(21)申请号201811485584.0(22)申请日2018.12.06(71)申请人积成电子股份有限公司地址250100山东省济南市科航路1677号(72)发明人金亮滕兆宏赵长荣顾强柳常清黄磊刘政刘义(74)专利代理机构济南舜源专利事务所有限公司37205代理人苗峻孟繁修(51)Int.Cl.G06F13/28(2006.01)G06F13/42(2006.01)G06F11/10(2006.01)权利要求书2页说明书5页附图2页(54)发明名称一种MPU与FPGA扩展多串口的实现方法(57)摘要本发明涉及一种MPU与FPGA扩展多串口的实现方法，在数据传输中使用MPU内部的DMA控制器进行数据的传输与控制；在FPGA侧，当串口检测到开始信号，FPGA通过串口配置模块中的寄存器的参数对接收到的数据进行解帧、存储，当存入一帧字节后，接收FIFO在此帧数据后添加时间戳；发送数据时，相关串口根据其相应的串口配置模块中的寄存器的参数对发送FIFO中的数据进行组帧，然后通过串口发送出去；在MPU侧，控制串口数据的收发，MPU通过FPGA扩展的每路串口定义的相关寄存器地址进行寻址操作，MPU通过中断查询的方式定时地对相关串口进行轮询操作。本发明具有高效精准、复用性强、研制周期短、成本低的优点；同时也降低了产品成本，增强了产品的易维护性。CN109857685ACN109857685A权利要求书1/2页1.一种MPU与FPGA扩展多串口的实现方法，FPGA与MPU采用8路并行数据总线进行数据交互、采用8路地址总线实现寻址操作；在FPGA侧设置一个时钟计数器用于添加时间戳，每一路独立的异步串口单元各包括一个数据接收模块、数据发送模块、串口配置模块以及波特率发生器，所述的数据接收模块包括接收FIFO、数据接收寄存器，所述的数据发送模块包括发送FIFO、数据发送寄存器，所述的串口配置模块设置有用于保存数据传输与控制参数的寄存器，其特征在于，在数据传输中使用MPU内部的DMA控制器进行数据的传输与控制；在FPGA侧，当串口检测到开始信号，FPGA通过串口配置模块中的寄存器的参数对接收到的数据进行解帧、存储，当存入一帧字节后，接收FIFO在此帧数据后添加时间戳；发送数据时，相关串口根据其相应的串口配置模块中的寄存器的参数对发送FIFO中的数据进行组帧，然后通过串口发送出去；在MPU侧，控制串口数据的收发，把对下的FPGA看成若干个FIFO单元，MPU通过FPGA扩展的每路串口定义的相关寄存器地址进行寻址操作，MPU通过中断查询的方式定时地对相关串口进行轮询操作。2.根据权利要求1所述的一种MPU与FPGA扩展多串口的实现方法，其特征在于，所述的数据接收模块还包括：发送标记位检测寄存器、发送数据长度寄存器、第一和校验寄存器；所述的数据接收模块还包括：接收标记位检测寄存器、接收数据长度寄存器、帧结束寄存器、清除接收缓存区数据寄存器；所述的串口配置模块包括：波特率设置寄存器、数据位设置寄存器、奇偶检验位设置寄存器、停止位设置寄存器、第二和校验寄存器、下载配置结束寄存器。3.根据权利要求1或2所述的一种MPU与FPGA扩展多串口的实现方法，其特征在于，所述的使用MPU内部的DMA控制器进行数据的传输与控制的具体步骤包括：步骤1、MPU中DMA控制器根据FPGA侧数据接收模块、数据发送模块的标记位检测寄存器、判定是否触发有效DMA请求；步骤2、判断MPU是否应答，如果是、转下一步，如果否、转步骤1；步骤3、MPU对DMA控制器相关参数进行设定；步骤4、发送存储器地址；步骤5、发送数据；步骤6、判断传送是否完成，如果是、转下一步，如果否、修改存储器地址、转步骤4；步骤7、DMA传送结束。4.根据权利要求3所述的一种MPU与FPGA扩展多串口的实现方法，其特征在于，步骤3所述的DMA控制器相关参数包括：每路串口需要发送、接收的数据长度，接收、发送存储器地址；步骤4所述的发送存储器地址包括源地址以及目标地址。5.根据权利要求4所述的一种MPU与FPGA扩展多串口的实现方法，其特征在于，FPGA侧与MPU侧统一确认地址编码格式以及相关串口控制基地址。6.根据权利要求5所述的一种MPU与FPGA扩展多串口的实现方法，其特征在于，中断查询通过设置时钟定时器中断，定时对各串口轮询一遍，查询串口标记位检测寄存器从而确定在某一个时间片对串口进行的操作，轮询时间可以根据扩展的串口数以及使用的波特率进行调整。2CN109857685A权利要求书2/2页7.根据权利要求6所述的一种MPU与FPGA扩展多串口的实现方法，其特征在于，时钟计数器与M