集成锁相环路与集成频率合成器学习教案.pptx

集成(jíchénɡ)锁相环路与集成(jíchénɡ)频率合成器
锁相技术是相位同步(tóngbù)的自动反馈技术。它能使一个自激正振荡器的振荡频率和相位受基准信号的控制，使振荡信号和基准信号在频率上保持相等，而相位保持某一个固定的最小差值。
锁相环路(PhaseLockLoop，PLL)是一种自动相位控制(APC)系统，是现代电子系统中应用广泛的一个基本部件。它的基本作用是在环路中产生一个振荡信号(有时也称本地振荡)，这个信号的频率受控制电压的作用，当环路锁定时，振荡信号的输出频率与输入信号的频率完全相等，两个信号的相位差保持恒定。实现了无频率误差的信号跟踪，合理地选择PLL的直流增益、振荡频率和相应带宽可有效地改善环路性能，达到理想的效果。第一节锁相环路的工作原理(yuánlǐ)与性能一.发展(fāzhǎn)历史１.具有频率(pínlǜ)准确跟踪性能
２.具有良好窄带高频跟踪性能（称载波跟踪型）
３.具有良好的带通滤波性能（称调制跟踪型）
４.具有良好门限效应
５.易集成化，数字化四、锁相环路的组成(zǔchénɡ)锁定(suǒdìnɡ)与跟踪的概念式中Ui是输入信号的幅度；
ωi是载波角频率；
θi(t)是以载波相位ωit为参考的瞬时相位。
若输入信号是未调载波,θi(t)即为常数,是ui(t)的初始相位；若输入信号是角调制信号(包括调频调相),θi(t)即为时间(shíjiān)的函数。设输出信号式中Uo是输出信号的幅度；
ωo是环内被控振荡器的自由振荡角频率,它是环路的一个重要参数；
θo(t)是以自由振荡的载波相位ωot为参考的瞬时相位,在未受控制(kòngzhì)以前它是常数,在输入信号的控制(kòngzhì)之下,θo(t)即为时间的函数。图1-2(a)所示。从图上可以得到(dédào)两个信号的瞬时相位之差为输入信号频率与环路自由振荡频率之差,称为(chēnɡwéi)环路的固有频差。
再令式中θ2(t)也是以ωot为参考的输出瞬时相位。利用(1-6)式*和(1-9)式可表示输入和输出信号的相位。由于有了共同(gòngtóng)的参考,就很便于比较。将(1-6)式和(1-9)式代入(1-3)式,得到环路的瞬时相位差图1-2输入(shūrù)信号和输出信号的相位关系捕获过程
从输入信号加到锁相环路的输入端开始,一直到环路达到锁定(suǒdìnɡ)的全过程,称为捕获过程。一般情况,输入信号频率ωi与被控振荡器自由振荡频率ωo不同,即两者之差Δωo≠0。若没有相位跟踪系统的作用,两信号之*间相差图1-3捕获过程(guòchéng)中瞬时相差与瞬时频差的典型时间图锁定状态(zhuàngtài)
捕获状态(zhuàngtài)终了,环路的状态(zhuàngtài)稳定在
将此式代入输出(shūchū)信号表达式(1-2),得由上可知,在输入固定频率信号(xìnhào)的条件之下,环路进入同步状态后,输出信号(xìnhào)与输*入信号(xìnhào)之间频差等于零,相差等于常数,即四、环路的基本性能要求
如上所述,环路有两种基本的工作状态。
其一是捕获过程。评价捕获过程性能有两个(liǎnɡɡè)主要指标。一个是环路的捕获带Δωp,即环路能通过捕获过程而进入同步状态所允许的最大固有频差
｜Δωo｜max。若Δωo>Δωp,环路就不能通过捕获进入同步状态。故另一个指标是捕获时间Tp,它是环路由起始时刻(shíkè)t0到进入同步状态的时刻(shíkè)ta之间的时*间间隔,即

捕获时间Tp的大小除决定于环路参数之外,还与起始状态有关。一般情*况下输入起始频差越大,Tp也就越大。通常以起始频差等于Δωp,来计算最大捕获时间,并把它作为环路的性能指标之一。
环路(huánlù)组成图1-4锁相环路的基本(jīběn)构成一、鉴相器
鉴相器是一个相位比较装置(zhuāngzhì),用来检测输入信号相位θ1(t)与反馈信号相位θ2(t)之间的相位差θe(t)。输出的误差信号ud(t)是相差θe(t)的函数,即

鉴相特性f［θe(t)］可以是多种多样的,有正弦形特性、三角形特性、锯齿形特性等等。常用的正弦鉴相器可用模拟相乘器与低通滤波器的串接作为模型,如图1-5(a)所示。图1-5正弦(zhèngxián)鉴相器模型设相乘器的相乘系数为Km［单位(dānwèi)为1／V］,输入信号ui(t)与反*馈信号uo(t)经相乘作用再经过低通滤波器(LPF)滤除2ωo成分(chéngfèn)之后,得到误差电压图1-6正弦(zhèngxián)鉴相器特性环路滤波器的电路(diànlù)模型压控振荡器的电路(diànlù)模型五锁相环路基本工作(gōngzuò)原理五锁相环路基本(jīběn)工作原理PLL环路在某一因素作用下，利用输入