一个高速多通道信号采集系统.doc

一个高速多通道信号采集系统
摘要：海军研究实验室目前正在进行的研究方案中，在MCM检测和分类，同时使用高频和低频音响效果。这些包括目标检测，目标成像，深埋目标的检测和分类，使用结构线索。为了确定在波动环境对这些目标检测的局限性，一个数据采集系统正在被开发。数据采集系统是由多通道，高速A/D遥控器，可变增益控制还有FPGA组成。每个A/D同步采样频率为1MHZ，使用分时多路复用技术，送到了1.3Gbps的光纤。然后采样数据分开回到原有的渠道，并将模拟信号返回原来时钟。精密过滤器和高速瞬态记录仪利用快速插件控制器采集样本，同时，所有的数据通道的抽样率达到3msps。声学和环境实时软件被开发出来使用仪器产生从10KHZ到200KHZ的连续信号源，监控采集到到的数据，控制样品和重复率。
引言
在2003年6月，美国海军研究实验室进行了一系列浅水变化，宽带相干性试验。这些测量使用大光圈纵向和横向的低频接收阵列，一双多通道，高频率接收阵列和多通道深埋水听器阵列。因为它所要采集记录的数据要从很多渠道同时获得，因此要设计和建造一个新的数字多通道数据系统。该系统获得来自44个频道的数据和多路数据到一个光纤。这些数据是要发送到位于海岸上的仪表车。现在给出一个完整的描述测量，计划的目标，并配置了海上试验[1]。本文将描述信号生成和多路通道采集系统与控制功能。
系统描述——一个完整的系统概述如图1所示。

图1系统概述
该系统为两个截然不同的部分：声信号生成/数据采集，塔控制(位置和放大器的增益)。每一部分包括上部和底边组件。上部信号生成如图2所示。

图2上部信号生成
底面电子器件产生一个10MHZ的主时钟信号并通过光纤链路传输到上部的信号发生系统。这时钟分别产生1HZ和1MHZ的采样时钟触发。水下声信号的产生是通过使用国家仪器的PC-MIO16多功能I/O板并且由电脑控制，具有1GHZ处理器。用户界面写在NI公司的LabVIEW软件上，并提供有能力产生高频连续波信号与用户指定振幅和脉冲长度的信号。它也被用来从用户提供的数据文件中产成一个宽带、低频率、数字信号。在这些测量中，信号的产生为信号源通过传输源传感器和一个副本信号，然后所有信号通过电子量化噪声并使相位稳定。
底部的电子系统
该系统的目的是要获得底部44通道实时数据。每个数据通道同步数字在1MHZ寻址可编程增益高达58分呗。渠道复用到11个频道，然后序列化为一个单一的比特流。然后反序列化回到11通道和44通道。原来的采样时钟也取自传入的比特流。最后，每44个数码频道通过数字通道传递到模拟（A/D）转换器，模拟信号还原到其原始的形式。一个简单系统块如图3所示。
底面系统由2个主要部分组成，A/D转换板和电子底面主板。A/D板的框图如图4所示。
从水听器输出到一个具有可选增益从0到58分贝每6分贝一个增量的可编程增益放大器（PGA）。每个模块有一个8位地址和4位增益寄存器。从一台PC计算机上部写下单独的增益设置作为每个模数板。差分信号，通过抗混叠滤波器，转换为12位模数转换器使用的数字流。转换和时序控制使用的芯片的选择为NCS，俗称成一个框架，和一个串行时钟SCLK。

图3系统框图

图4模数板
底面电子系统的最后一部分是主板。如图5，主板的底边由3个主要部分组成：一个现场可编程门阵列（FPGA），一个序列，光纤发射器。第一主要元件，使用FPGA，因为他们是可编程的，灵活的，低成本，低功耗。由于FPGA是可编程的，它可以修改程序中的错误而且造价更便宜。一旦设计创建一个程序，仿真例程可以在PC上调试任何硬件和定时问题。最后，FPGA是一个允许为今后的设计重新配置的平台。
FPGA为这个项目提供了3个主要功能是时钟分割，多路复用和计数。如上所述，在A/D模块中需要2个计时控制信号，SCLK和NCS。这两个信号的产生来自FPGA中。在这种情况下,假如SCLK为18MHZ，这种信号的产生来自自由运行主时钟，主时钟是72MHZ除以4得到的。为了获得帧同步信号，将NCS，SCLK送入计数器。对于NCS和SCLK的每16个脉冲，将高1个时钟脉冲。此时钟脉冲启动所有的A/D的同步采样。

图5底部主板
从44通道收集的数字信号发送到FPGA的引脚上。在FPGA内部，从每个A/D通道得到的数字数据将输入到4通道，11位多路复用器。这44个数据通道被分成4组每组11个通道，如图6所示。各组进行采样，或转为输出复用器的MCLK（72兆赫）或4倍SCLK频率的速率。CHANNEL_SEL[1..2]是一个二进制计数器反复计算从1到4顺序开关组。

图6FPGA多路复用器和时钟
下一个底部电子系统的组成部分是串行主板。本串行使用的是16-to-1，这意味着它序列化为16个输入1个输出。此应用程序，只有13输入会被使用