FPGA动态可重构数字电路容错系统的研究.pdf

第!"卷第#期东南大学学报（自然科学版）3?9@!"*?@#
$"""年%月&’()*+,’-.’(/01+./(*231).2/4（*567859.:;<=:<1>;6;?=）&79A$"""
"""""""""""""""""""""""""""""""""""""""""""""""""""""""

-BC+动态可重构数字电路容错系统的研究!

朱明程温粤

（深圳大学信息工程学院，深圳DEF"G"）

摘要在介绍-BC+动态可重构技术原理的基础上，探讨了该技术在数字电路容
错系统中的应用方法和构成原理，并针对某心脏起搏器电路系统，采用-BC+动态可
重构方法进行了系统的容错设计与实验H结果表明，-BC+动态可重构容错系统作为
数字电路容错系统设计的新方法，和传统的容错系统相比，不仅大大节省硬件资源的
开销，且自适应能力强，可靠性高H
关键词-BC+；动态可重构；数字电路；容错系统
分类号/B!!$@E

随着数字电路系统设计的规模增大，复杂性提高，系统运行的可靠性问题日益引人注目H
所谓可靠性，是指“一个系统在一定的环境下，在所给定的时间内能按预定的要求完成一定功
能的概率”H这个定义也可这样理解，系统中虽然存在故障，只要不影响正常功能的执行和完
成，仍然是“可靠”的H
提高系统可靠性的基本方法有两大类：即故障预防（K5796L8<M<=6;?=）和故障容错（K57966?9<8N
5=6）H故障预防是抑制故障的产生，如优选元器件或功能模块H但事实上要完全抑制故障的产
生既不现实，也不可能，因而只能设法减少故障的产生H故障容错是利用冗余的元件或部件去
屏蔽已发生故障对系统的影响，它需要增加系统内软件和硬件的开销H
故障容错的确切定义是：如果一个系统在出现一定的运行性故障（?L<856;?=59K5796）时，能
够依靠系统内驻的能力以保持系统连续正确地执行其程序和输入输出功能，则这个系统称作
故障容错系统H
故障容错系统对可预料的和不可预料的$种故障都能产生屏蔽作用，可预料的故障往往
可以模型化，因此，比较容易屏蔽H而对于不可预料的故障，如3,.2芯片中的随机故障，根本无
法用若干有限模型去描述，因此屏蔽这样的故障是很困难的H即使芯片中有若干冗余模块的容
错设计，往往也无能为力［E］H
基于.)+O技术的现场可编程门阵列（-BC+），可以通过对芯片重新布局布线及网表数据
重载，实现芯片逻辑功能的现场重构和修改H特别是近年来，随着器件结构改进和缓存逻辑
（:5:P<9?Q;:）概念的提出，基于.)+O编程的-BC+器件，不仅使在系统可编程（2.B）和在系统
可重新编程（2.)）得以实现，而且使-BC+动态可重构技术得以创立H而正是这种系统内的动
态重构特点，为系统内的随机故障，特别是不可预料故障的动态修复，提供了实现的可能性［$］H

!国家自然科学基金资助项目（GII%G"$"），广东省自然科学基金资助项目H
收稿日期：$"""J"!J"$H第一作者：男，EID!年生，副教授H
,东南大学学报第-+卷

!"#$%动态可重构原理

所谓的"#$%动态可重构技术，是指对于特定结构的基于&’%(编程的"#$%，在一定的
控制逻辑的驱动下，可对芯片逻辑功能实现在系统的高速动态变换)这种动态可重构特征引出
一种新的设计思想：即以小规模硬件逻辑资源来实现大规模系统时序功能；将传统设计的空间
分布的硬件逻辑，分化为器件外部特征不变，而内部逻辑在时间上交替变换，并共同在时间空
间上构成系统整体逻辑功能)这种芯片逻辑功能的动态重构，可以是全局变换，也可以是局部
修改)

设某时序系统的整体功能为!*，在不同的工作时刻，实时有效的模块功能为"*（#设#$+

%&）’该系统的整体功能!*为各时刻"*#的集合，则有

!*$"*+("*!("*,("*-(⋯("*&（!）
"#$%动态可重构技术的主要

特征正是将!*整体功能按时序分

解为"*（##$+%&）的组合，并根据
时序需要，分时对芯片进行动态重
构，以较小容量的硬件资源，去实现
较大的时序系统整体功能’
图!是一种典型的"#$%动态
可重构原理示意［,］’从图中可以看
出，具有所谓缓存逻辑（./.012345.）
的"#$%，在外部逻辑的控制下，可
以实时动态地对芯片逻辑实现全局
变换或局部修改)通过有控制地重
新布局布线的资源利用，来实现系
统的动态重构)要使"#$%有效地实
图!典型的"#$%动态可重构原理示意
现实时系统的动态重构，主要要求
"#$%从结构上满足：!具有在系统可编程（6&#）和在系统重新编程（6&’）能力的基础上，可动
态进行系统资源的重新配置，而不会破坏器件中全局或局部的逻辑操作的能力)"器件元胞
对称，即在任何时刻、任何通用的基本逻辑功能可以配置